CMOS邏輯門(mén)電路是在TTL電路問(wèn)世之后 ，所開(kāi)發(fā)出的第二種廣泛應(yīng)用的數(shù)字集成器件，從發(fā)展趨勢(shì)來(lái)看，由于制造工藝的改進(jìn)，CMOS電路的性能有可能超越TTL而成為占主導(dǎo)地位的邏輯器件 。CMOS電路的工作速度可與TTL相比較，而它的功耗和抗干擾能力則遠(yuǎn)優(yōu)于TTL。此外，幾乎所有的超大規(guī)模存儲(chǔ)器件 ，以及PLD器件都采用CMOS藝制造，且費(fèi)用較低。
　　早期生產(chǎn)的CMOS門(mén)電路為4000系列 ，隨后發(fā)展為4000B系列。當(dāng)前與TTL兼容的CMO器件如74HCT系列等可與TTL器件交換使用。下面首先討論CMOS反相器，然后介紹其他CMO邏輯門(mén)電路。

MOS管結(jié)構(gòu)圖

MOS管主要參數(shù)：

1.開(kāi)啟電壓V_T
　　·開(kāi)啟電壓（又稱(chēng)閾值電壓）：使得源極S和漏極D之間開(kāi)始形成導(dǎo)電溝道所需的柵極電壓；
　　·標(biāo)準(zhǔn)的N溝道MOS管，V_T約為3～6V；
　　·通過(guò)工藝上的改進(jìn)，可以使MOS管的V_T值降到2～3V。

2. 直流輸入電阻R_GS
　　·即在柵源極之間加的電壓與柵極電流之比
　　·這一特性有時(shí)以流過(guò)柵極的柵流表示
　　·MOS管的R_GS可以很容易地超過(guò)1010Ω。

3. 漏源擊穿電壓BV_DS
　　·在V_GS=0（增強(qiáng)型）的條件下 ，在增加漏源電壓過(guò)程中使I_D開(kāi)始劇增時(shí)的V_DS稱(chēng)為漏源擊穿電壓BV_DS
　　·I_D劇增的原因有下列兩個(gè)方面：
　?。?）漏極附近耗盡層的雪崩擊穿
　?。?）漏源極間的穿通擊穿
　　·有些MOS管中，其溝道長(zhǎng)度較短，不斷增加V_DS會(huì)使漏區(qū)的耗盡層一直擴(kuò)展到源區(qū)，使溝道長(zhǎng)度為零，即產(chǎn)生漏源間的穿通，穿通后
，源區(qū)中的多數(shù)載流子，將直接受耗盡層電場(chǎng)的吸引，到達(dá)漏區(qū)，產(chǎn)生大的I_D

4. 柵源擊穿電壓BV_GS
　　·在增加?xùn)旁措妷哼^(guò)程中，使柵極電流I_G由零開(kāi)始劇增時(shí)的V_GS，稱(chēng)為柵源擊穿電壓BV_GS。

5. 低頻跨導(dǎo)g_m
　　·在V_DS為某一固定數(shù)值的條件下 ，漏極電流的微變量和引起這個(gè)變化的柵源電壓微變量之比稱(chēng)為跨導(dǎo)
　　·g_m反映了柵源電壓對(duì)漏極電流的控制能力
　　·是表征MOS管放大能力的一個(gè)重要參數(shù)
　　·一般在十分之幾至幾mA/V的范圍內(nèi)

6. 導(dǎo)通電阻R_ON
　　·導(dǎo)通電阻R_ON說(shuō)明了V_DS對(duì)I_D的影響 ，是漏極特性某一點(diǎn)切線(xiàn)的斜率的倒數(shù)
　　·在飽和區(qū)，I_D幾乎不隨V_DS改變，R_ON的數(shù)值很大 ，一般在幾十千歐到幾百千歐之間
　　·由于在數(shù)字電路中 ，MOS管導(dǎo)通時(shí)經(jīng)常工作在V_DS=0的狀態(tài)下，所以這時(shí)的導(dǎo)通電阻R_ON可用原點(diǎn)的R_ON來(lái)近似
　　·對(duì)一般的MOS管而言，R_ON的數(shù)值在幾百歐以?xún)?nèi)

7. 極間電容
　　·三個(gè)電極之間都存在著極間電容：柵源電容C_GS 、柵漏電容C_GD和漏源電容CDS
　　·C_GS和C_GD約為1～3pF
　　·C_DS約在0.1～1pF之間

8. 低頻噪聲系數(shù)NF
　　·噪聲是由管子內(nèi)部載流子運(yùn)動(dòng)的不規(guī)則性所引起的
　　·由于它的存在，就使一個(gè)放大器即便在沒(méi)有信號(hào)輸人時(shí)，在輸　　　出端也出現(xiàn)不規(guī)則的電壓或電流變化
　　·噪聲性能的大小通常用噪聲系數(shù)NF來(lái)表示，它的單位為分貝（dB）
　　·這個(gè)數(shù)值越小，代表管子所產(chǎn)生的噪聲越小
　　·低頻噪聲系數(shù)是在低頻范圍內(nèi)測(cè)出的噪聲系數(shù)
　　·場(chǎng)效應(yīng)管的噪聲系數(shù)約為幾個(gè)分貝，它比雙極性三極管的要小

一、CMOS反相器

　　由本書(shū)模擬部分已知，MOSFET有P溝道和N溝道兩種，每種中又有耗盡型和增強(qiáng)型兩類(lèi)。由N溝道和P溝道兩種MOSFET組成的電路稱(chēng)為互補(bǔ)MOS或CMOS電路。
　　下圖表示CMOS反相器電路，由兩只增強(qiáng)型MOSFET組成，其中一個(gè)為N溝道結(jié)構(gòu)，另一個(gè)為P溝道結(jié)構(gòu)。為了電路能正常工作，要求電源電壓V_DD大于兩個(gè)管子的開(kāi)啟電壓的絕對(duì)值之和，即
V_DD＞(V_TN＋|V_TP|) 。

1.工作原理

　　首先考慮兩種極限情況：當(dāng)v_I處于邏輯0時(shí) ，相應(yīng)的電壓近似為0V；而當(dāng)v_I處于邏輯1時(shí)，相應(yīng)的電壓近似為V_DD。假設(shè)在兩種情況下N溝道管 T_N為工作管P溝道管T_P為負(fù)載管。但是，由于電路是互補(bǔ)對(duì)稱(chēng)的，這種假設(shè)可以是任意的，相反的情況亦將導(dǎo)致相同的結(jié)果。
　　下圖分析了當(dāng)v_I=V_DD時(shí)的工作情況。在TN的輸出特性i_D—v_DS（v_GSN＝V_DD）(注意v_DSN=v_O)上 ，疊加一條負(fù)載線(xiàn)，它是負(fù)載管T_P在 v_SGP=0V時(shí)的輸出特性i_D－v_SD。由于v_SGP＜V_T（V_TN=|V_TP|=V_T），負(fù)載曲線(xiàn)幾乎是一條與橫軸重合的水平線(xiàn)。兩條曲線(xiàn)的交點(diǎn)即工作點(diǎn)。顯然，這時(shí)的輸出電壓v_OL≈0V（典型值＜10mV ，而通過(guò)兩管的電流接近于零。這就是說(shuō)，電路的功耗很?。ㄎ⑼吡考?jí)）

　　下圖分析了另一種極限情況，此時(shí)對(duì)應(yīng)于v_I＝0V。此時(shí)工作管T_N在v_GSN＝0的情況下運(yùn)用，其輸出特性i_D－v_DS幾乎與橫軸重合 ，負(fù)載曲線(xiàn)是負(fù)載管T_P在v_sGP＝V_DD時(shí)的輸出特性i_D－v_DS。由圖可知，工作點(diǎn)決定了V_O＝V_OH≈V_DD；通過(guò)兩器件的電流接近零值 ?？梢?jiàn)上述兩種極限情況下的功耗都很低。

　　由此可知，基本CMOS反相器近似于一理想的邏輯單元，其輸出電壓接近于零或+V_DD，而功耗幾乎為零。

2.傳輸特性

　　下圖為CMOS反相器的傳輸特性圖。圖中V_DD=10V，V_TN=|V_TP|=V_T=
2V。由于 V_DD＞（V_TN＋|V_TP|），因此，當(dāng)V_DD-|V_TP|>vI>V_TN 時(shí),T_N和T_P兩管同時(shí)導(dǎo)通?？紤]到電路是互補(bǔ)對(duì)稱(chēng)的，一器件可將另一器件視為它的漏極負(fù)載。還應(yīng)注意到，器件在放大區(qū)（飽和區(qū)）呈現(xiàn)恒流特性，兩器件之一可當(dāng)作高阻值的負(fù)載。因此，在過(guò)渡區(qū)域，傳輸特性變化比較急劇。兩管在V_I=V_DD/2處轉(zhuǎn)換狀態(tài)。

3.工作速度

　　CMOS反相器在電容負(fù)載情況下，它的開(kāi)通時(shí)間與關(guān)閉時(shí)間是相等的，這是因?yàn)殡娐肪哂谢パa(bǔ)對(duì)稱(chēng)的性質(zhì)。下圖表示當(dāng)v_I=0V時(shí) ，T_N截止，T_P導(dǎo)通，由V_DD通過(guò)T_P向負(fù)載電容C_L充電的情況。由于CMOS反相器中，兩管的g_m值均設(shè)計(jì)得較大，其導(dǎo)通電阻較小，充電回路的時(shí)間常數(shù)較小。類(lèi)似地，亦可分析電容C_L的放電過(guò)程。CMOS反相器的平均傳輸延遲時(shí)間約為10ns。

二、CMOS門(mén)電路

1.與非門(mén)電路

　　下圖是2輸入端CMOS與非門(mén)電路，其中包括兩個(gè)串聯(lián)的N溝道增強(qiáng)型MOS管和兩個(gè)并聯(lián)的P溝道增強(qiáng)型MOS管。每個(gè)輸入端連到一個(gè)N溝道和一個(gè)P溝道MOS管的柵極。當(dāng)輸入端A、B中只要有一個(gè)為低電平時(shí)，就會(huì)使與它相連的NMOS管截止，與它相連的PMOS管導(dǎo)通，輸出為高電平；僅當(dāng)A、B全為高電平時(shí)，才會(huì)使兩個(gè)串聯(lián)的NMOS管都導(dǎo)通，使兩個(gè)并聯(lián)的PMOS管都截止，輸出為低電平。

　　因此，這種電路具有與非的邏輯功能，即
　　n個(gè)輸入端的與非門(mén)必須有n個(gè)NMOS管串聯(lián)和n個(gè)PMOS管并聯(lián)。

2.或非門(mén)電路

　　下圖是2輸入端CMOS或非門(mén)電路。其中包括兩個(gè)并聯(lián)的N溝道增強(qiáng)型MOS管和兩個(gè)串聯(lián)的P溝道增強(qiáng)型MOS管。

　　當(dāng)輸入端A、B中只要有一個(gè)為高電平時(shí)，就會(huì)使與它相連的NMOS管導(dǎo)通，與它相連的PMOS管截止，輸出為低電平；僅當(dāng)A、B全為低電平時(shí)，兩個(gè)并聯(lián)NMOS管都截止，兩個(gè)串聯(lián)的PMOS管都導(dǎo)通，輸出為高電平。
　　因此，這種電路具有或非的邏輯功能，其邏輯表達(dá)式為

　　顯然，n個(gè)輸入端的或非門(mén)必須有n個(gè)NMOS管并聯(lián)和n個(gè)PMOS管并聯(lián)。
　　比較CMOS與非門(mén)和或非門(mén)可知，與非門(mén)的工作管是彼此串聯(lián)的，其輸出電壓隨管子個(gè)數(shù)的增加而增加；或非門(mén)則相反，工作管彼此并聯(lián)，對(duì)輸出電壓不致有明顯的影響。因而或非門(mén)用得較多。

3.異或門(mén)電路

　　上圖為CMOS異或門(mén)電路。它由一級(jí)或非門(mén)和一級(jí)與或非門(mén)組成?；蚍情T(mén)的輸出。而與或非門(mén)的輸出L即為輸入A、B的異或

　　如在異或門(mén)的后面增加一級(jí)反相器就構(gòu)成異或非門(mén)，由于具有的功能，因而稱(chēng)為同或門(mén)。異成門(mén)和同或門(mén)的邏輯符號(hào)如下圖所示。

三、BiCMOS門(mén)電路

　　雙極型CMOS或BiCMOS的特點(diǎn)在于，利用了雙極型器件的速度快和MOSFET的功耗低兩方面的優(yōu)勢(shì)，因而這種邏輯門(mén)電路受到用戶(hù)的重視
。

1.BiCMOS反相器

　　上圖表示基本的BiCMOS反相器電路，為了清楚起見(jiàn)，MOSFET用符號(hào)M表示BJT用T表示。T₁和T₂構(gòu)成推拉式輸出級(jí)。而M_p、M_N、M₁、M₂所組成的輸入級(jí)與基本的CMOS反相器很相似。輸入信號(hào)v_I同時(shí)作用于M_P和M_N的柵極。當(dāng)v_I為高電壓時(shí)M_N導(dǎo)通而M_P截止；而當(dāng)v_I為低電壓時(shí),情況則相反，M_p導(dǎo)通，M_N截止。當(dāng)輸出端接有同類(lèi)BiCMOS門(mén)電路時(shí)，輸出級(jí)能提供足夠大的電流為電容性負(fù)載充電。同理，已充電的電容負(fù)載也能迅速地通過(guò)T₂放電。
　　上述電路中T₁和T₂的基區(qū)存儲(chǔ)電荷亦可通過(guò)M₁和M₂釋放，以加快
電路的開(kāi)關(guān)速度。當(dāng)v_I為高電壓時(shí)M₁導(dǎo)通，T₁基區(qū)的存儲(chǔ)電荷迅速消散。這種作用與TTL門(mén)電路的輸入級(jí)中T₁類(lèi)似。同理 ，當(dāng)v_I為低電壓時(shí)，電源電壓V_DD通過(guò)M_P以激勵(lì)M₂使M₂導(dǎo)通，顯然T₂基區(qū)的存儲(chǔ)電荷通過(guò)M₂而消散?？梢?jiàn)，門(mén)電路的開(kāi)關(guān)速度可得到改善。

2.BiCMOS門(mén)電路

　　根據(jù)前述的CMOS門(mén)電路的結(jié)構(gòu)和工作原理，同樣可以用BiCMOS技術(shù)實(shí)現(xiàn)或非門(mén)和與非門(mén)。如果要實(shí)現(xiàn)或非邏輯關(guān)系，輸入信號(hào)用來(lái)驅(qū)動(dòng)并聯(lián)的N溝道MOSFET，而P溝道MOSFET則彼此串聯(lián)。正如下圖所示的
2輸入端或非門(mén)。

　　當(dāng)A和B均為低電平時(shí)，則兩個(gè)MOSFET M_PA和M_PB均導(dǎo)通，T₁導(dǎo)通而M_NA和M_NB均截止，輸出L為高電平。與此同時(shí)，M₁通過(guò)M_PA和M_pB被V_DD所激勵(lì)，從而為T(mén)₂的基區(qū)存儲(chǔ)電荷提供一條釋放通路。
　　另一方面，當(dāng)兩輸入端A和B中之一為高電平時(shí) ，則M_pA和M_pB的通路被斷開(kāi)，并且M_NA或M_NB導(dǎo)通，將使輸出端為低電平。同時(shí)，M_1A或M_1B為T(mén)₁的基極存儲(chǔ)電荷提供一條釋放道路。因此 ，只要有一個(gè)輸入端接高電平，輸出即為低電平。

四、CMOS傳輸門(mén)

　　MOSFET的輸出特性在原點(diǎn)附近呈線(xiàn)性對(duì)稱(chēng)關(guān)系，因而它們常用作模擬開(kāi)關(guān)。模擬開(kāi)關(guān)廣泛地用于取樣——保持電路、斬波電路、模數(shù)和數(shù)模轉(zhuǎn)換電路等。下面著重介紹CMOS傳輸門(mén)。

　　所謂傳輸門(mén)（TG）就是一種傳輸模擬信號(hào)的模擬開(kāi)關(guān)。CMOS傳輸門(mén)由一個(gè)P溝道和一個(gè)N溝道增強(qiáng)型MOSFET并聯(lián)而成，如上圖所示。T_P和T_N是結(jié)構(gòu)對(duì)稱(chēng)的器件，它們的漏極和源極是可互換的。設(shè)它們的開(kāi)啟電壓|V_T|=2V且輸入模擬信號(hào)的變化范圍為-5V到+5V 。為使襯底與漏源極之間的PN結(jié)任何時(shí)刻都不致正偏 ，故T_P的襯底接+5V電壓，而T_N的襯底接-5V電壓 。兩管的柵極由互補(bǔ)的信號(hào)電壓（+5V和-5V）來(lái)控制，分別用Ｃ和表示。
　　傳輸門(mén)的工作情況如下：當(dāng)C端接低電壓-5V時(shí)T_N的柵壓即為-5V，v_I取-5V到+5V范圍內(nèi)的任意值時(shí)，T_N均不導(dǎo)通。同時(shí),T_P的柵壓為+5V
，T_P亦不導(dǎo)通?？梢?jiàn)，當(dāng)C端接低電壓時(shí)，開(kāi)關(guān)是斷開(kāi)的。
　　為使開(kāi)關(guān)接通，可將C端接高電壓+5V。此時(shí)TN的柵壓為+5V ，v_I在-5V到+3V的范圍內(nèi)，T_N導(dǎo)通。同時(shí)T_P的棚壓為-5V ，v_I在-3V到+5V的范圍內(nèi)T_P將導(dǎo)通。
　　由上分析可知，當(dāng)v_I＜-3V時(shí)，僅有T_N導(dǎo)通，而當(dāng)v_I＞+3V時(shí)，僅有T_P導(dǎo)通當(dāng)v_I在-3V到+3V的范圍內(nèi)，T_N和T_P兩管均導(dǎo)通。進(jìn)一步分析
還可看到，一管導(dǎo)通的程度愈深，另一管的導(dǎo)通程度則相應(yīng)地減小。換句話(huà)說(shuō)，當(dāng)一管的導(dǎo)通電阻減小，則另一管的導(dǎo)通電阻就增加。由于兩管系并聯(lián)運(yùn)行，可近似地認(rèn)為開(kāi)關(guān)的導(dǎo)通電阻近似為一常數(shù)。這是CMOS傳輸出門(mén)的優(yōu)點(diǎn)。
　　在正常工作時(shí)，模擬開(kāi)關(guān)的導(dǎo)通電阻值約為數(shù)百歐，當(dāng)它與輸入阻抗為兆歐級(jí)的運(yùn)放串接時(shí)，可以忽略不計(jì)。
　　CMOS傳輸門(mén)除了作為傳輸模擬信號(hào)的開(kāi)關(guān)之外，也可作為各種邏輯電路的基本單元電路。