之前已經(jīng)宣布放棄7納米及其以下先進(jìn)制程研發(fā)，并將專注在成熟制程定制化進(jìn)展的格芯（GLOBALFOUNDRIES），日前在其全球技術(shù)會議上宣布推出了12LP+制程，主要將針對人工智能培訓(xùn)和推理應(yīng)用領(lǐng)域。

格芯強(qiáng)調(diào)，相較于上一代的12LP制程，12LP+提供了20%的性能提升，或40%的功耗降低，而且能夠?qū)⑦壿嬓酒拿娣e減少15%。而且，12LP+制程的一個關(guān)鍵特性，是擁有一個高速、低功耗的0.5V SRAM存儲單元，它能夠支持處理器和存儲器之間快速且節(jié)能的數(shù)據(jù)傳輸，這是套別針對計算和有線基礎(chǔ)設(shè)施市場對人工智能應(yīng)用的重要需求。

另外，格芯還表示，12LP+制程可提供人工智能應(yīng)用和設(shè)計/技術(shù)聯(lián)合開發(fā)（DTCO）服務(wù)的設(shè)計參考包，這兩個服務(wù)都能讓客戶從整體的角度來審視人工智能電路設(shè)計，以便降低能耗和成本。除此之外，12LP+還擁有新的硅中介層可用于2.5D封裝，這也將有助于將高寬頻存儲器與處理器整合，以達(dá)成快速、節(jié)能的資料處理效能。

而針對12LP+的解決方案用到了ARM為格芯開發(fā)的Artisan物理IP，以及用于人工智能應(yīng)用的POP IP。這兩種解決方案也將應(yīng)用于格芯的第一代12LP制程平臺上。

對此，ARM物理設(shè)計部門總經(jīng)理兼研究員Gus Yeung表示，人工智能、汽車、以及高端消費(fèi)型移動產(chǎn)品只是為滿足高性能SoC迫切需求而不斷增長的應(yīng)用中的一小部分。在其更加廣泛使用的ARM Artisan物理IP和先進(jìn)的處理器設(shè)計的支持下，格芯的12LP+制程將幫助設(shè)計師們更快速和高效的設(shè)計出相應(yīng)產(chǎn)品。

格芯數(shù)位技術(shù)解決方案副總裁Michael Mendicino則是指出，12LP+制程的推出是格芯為客戶提供差異化解決方案戰(zhàn)略的結(jié)果。與其他解決方案相比，格芯能夠在不中斷工作流程的情況下擴(kuò)展設(shè)計規(guī)模，這具有非常高的成本效益。

例如，作為一種先進(jìn)的12納米制程技術(shù)，格芯的12LP+制程解決方案已經(jīng)為客戶提供他們希望從7納米制程中獲得的大部分性能和功率，但是卻只要花費(fèi)平均只有一半左右的成本，這帶來了顯著的成本下降。此外，由于12納米節(jié)點(diǎn)的運(yùn)行時間更長，也更為成熟，客戶將能夠快速流片，來充分把握人工智能技術(shù)日益增長的需求。

格芯方面透露，12LP+PDK現(xiàn)已可用，公司目前正與幾個客戶合作。預(yù)計將于2020年下半年流片，2021年在位于紐約馬爾他的Fab 8量產(chǎn)。