18video性欧美19sex,欧美高清videosddfsexhd,性少妇videosexfreexxx片中国,激情五月激情综合五月看花,亚洲人成网77777色在线播放

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

下拉電阻選擇

黃工的嵌入式技術(shù)圈 ? 來(lái)源:黃工的嵌入式技術(shù)圈 ? 作者:黃工的嵌入式技術(shù) ? 2020-02-27 15:33 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

RS-485總線廣泛應(yīng)用于通信、工業(yè)自動(dòng)化等領(lǐng)域,在實(shí)際應(yīng)中,通常會(huì)遇到是否需要加上下拉電阻以及加多大的電阻合適的問(wèn)題,下面我們將對(duì)這些問(wèn)題進(jìn)行詳細(xì)的分析。

一、為什么需要加上下拉電阻?

1.當(dāng)485總線差分電壓大于+200mV時(shí),485收發(fā)器輸出高電平;

2.當(dāng)485總線差分電壓小于-200mV時(shí),485收發(fā)器輸出低電平;

3.當(dāng)485總線上的電壓在-200mV~+200mV時(shí),485收發(fā)器可能輸出高電平也可能輸出低電平。但一般總處于一種電平狀態(tài),若485收發(fā)器的輸出低電平,這對(duì)于UART通信來(lái)說(shuō)是一個(gè)起始位,此時(shí)通信會(huì)不正常。

當(dāng)485總線處于開路(485收發(fā)器與總線斷開)或者空閑狀態(tài)(485收發(fā)器全部處于接收狀態(tài),總線沒有收發(fā)器進(jìn)行驅(qū)動(dòng))時(shí),485總線的差分電壓基本為0,此時(shí)總線就處于一個(gè)不確定的狀態(tài)。同時(shí)由于目前485芯片為了提高總線上的節(jié)點(diǎn)數(shù),輸入阻抗設(shè)計(jì)的比較高,例如輸入阻抗為1/4單位阻抗或者1/8單位阻抗(單位阻抗為12kΩ,1/4單位阻抗為48kΩ),在管腳懸空時(shí)容易受到電磁干擾。

因此為了防止485總線出現(xiàn)上述情況,通常在485總線上增加上下拉電阻(通常A接上拉電阻,B總線下拉電阻)。若使用隔離RS-485收發(fā)模塊(例如RSM485PCHT),由于模塊內(nèi)部具有上下拉電阻(對(duì)于RSM485PCHT,內(nèi)部上下拉電阻為24kΩ),因此在模塊外部一般不需要增加上下拉電阻。

二、什么情況下需要加上下拉電阻?

當(dāng)遇到信號(hào)反射問(wèn)題時(shí),通常會(huì)通過(guò)增加匹配電阻來(lái)避免信號(hào)反射,以1對(duì)1通信為例,如圖1所示。由于485總線通常使用特性阻抗為120Ω的雙絞線,因此在485總線的首尾兩端增加120Ω終端電阻來(lái)避免信號(hào)反射問(wèn)題。


圖1:兩個(gè)RSM485PCHT模塊通信電路

根據(jù)RSM485PCHT的具體參數(shù)(如表1)可以得到如圖2所示等效電路,其中RPU、RPD為模塊內(nèi)部在485總線上加的上下拉電阻,RIN為模塊的輸入阻抗。

表1 RSM485PCHT參數(shù)


圖2:RSM485PCHT通信等效示意圖

當(dāng)兩個(gè)模塊都處于接收狀態(tài)時(shí),可以根據(jù)基爾霍夫電流定律對(duì)節(jié)點(diǎn)A和節(jié)點(diǎn)B列出下列公式:

根據(jù)上述公式可以計(jì)算AB之間的差分電壓為:

此時(shí)模塊已處于不確定狀態(tài),模塊接收器可能輸出為高電平,也可能輸出為低電平,這時(shí)就需要在模塊外部增加上下拉電阻保證模塊在空閑時(shí)不處于不確定狀態(tài)。

三、上下拉電阻如何???

假設(shè)模塊的輸出電源電壓V?O相同,由于RGND接在一起,因此可以認(rèn)為模塊內(nèi)部的上拉電阻是并聯(lián)在一起的,為了方便解釋,對(duì)圖2的電路進(jìn)行整理,如圖3所示,在模塊外部增加上下拉電阻可以選擇只增加一組,也可以選擇在每個(gè)模塊都增加上下拉電阻,為了解釋方便,我們?cè)?85總線上增加一組上下拉電阻。


圖3 :RSM485PCHT通信等效電路圖

其中:

RPU為模塊內(nèi)部上拉電阻,RPD為模塊內(nèi)部的下拉電阻,本例中為24kΩ;

RIN為模塊接收器輸入阻抗,本例取最小值為120kΩ;

RT為終端電阻,本例取120Ω;

RPU_EX為模塊外部所加的上拉電阻,RPD_EX為模塊外部所加的下拉電阻;

由于RSM485PCHT的門限電平為-200mV~+200mV,一般留有100mV或200mV的電壓裕量,本例留有100mV的電壓裕量,根據(jù)前面所推導(dǎo)的差分電壓公式,可以得到下面計(jì)算公式:

由于RSM485PCHT在供電電壓范圍為4.75V~5.25V,取VO=4.75V(最低輸入電壓VCC=4.75V情況下),可得:

由RPU=24kΩ,可得RPU_EX=RPD_EX=461.9Ω,由于計(jì)算出的電阻值為最大值,因此可以選擇在485總線上僅加一組410Ω或390Ω的上下拉電阻,或者加兩組910Ω上下拉電阻。

四、如何驗(yàn)證上下拉電阻取值?

上述計(jì)算僅考慮了485總線空閑狀態(tài)時(shí)不處于不確定狀態(tài),并沒有考慮485收發(fā)器的驅(qū)動(dòng)能力和所用元器件的功耗等問(wèn)題。外部所加上下拉電阻越小,可以將485總線空閑狀態(tài)差分電壓保持的越高,但與此同時(shí),終端電阻和上下拉電阻的功耗也越大,對(duì)485收發(fā)器的驅(qū)動(dòng)能力要求也越高,當(dāng)超過(guò)485收發(fā)器的驅(qū)動(dòng)能力時(shí),也會(huì)導(dǎo)致通信失敗。

根據(jù)RS-485標(biāo)準(zhǔn),當(dāng)接收器的輸入阻抗為單位阻抗時(shí)(最小為12k),總線上最多可以接32個(gè)節(jié)點(diǎn),485的差分負(fù)載最大為54Ω,此時(shí)差分輸出電壓最小為1.5V。


圖4 :485總線連接32個(gè)節(jié)點(diǎn)等效示意圖

如圖4所示,我們可以看到當(dāng)485總線上接有32個(gè)節(jié)點(diǎn)時(shí),總線A或B的共模負(fù)載為:

由此可見,對(duì)于RS-485的標(biāo)準(zhǔn)來(lái)說(shuō),A總線或B總線的最大共模負(fù)載為375Ω。


圖5 :485總線增加終端電阻等效示意圖

當(dāng)增加終端電阻后,可以發(fā)現(xiàn)485總線的共模負(fù)載沒有發(fā)生變化,但差模負(fù)載急劇減小,差模負(fù)載為:

因此當(dāng)485總線的節(jié)點(diǎn)數(shù)達(dá)到最多以及增加終端電阻后,485總線的差模負(fù)載仍大于54Ω,根據(jù)RS-485的標(biāo)準(zhǔn),差分輸出電壓最小為1.5V。


圖6 :RSM485PCHT 64個(gè)節(jié)點(diǎn)等效示意圖

以RSM485PCHT為例說(shuō)明增加上下拉電阻的情況,如圖6所示,總線A或B的共模負(fù)載為:

實(shí)際測(cè)試上述情況,驅(qū)動(dòng)輸出的最小差分電壓3.02V,這個(gè)電壓遠(yuǎn)大于RS-485標(biāo)準(zhǔn)規(guī)定的最小差分輸出電壓1.5V。


圖7 :RSM485PCHT 64個(gè)節(jié)點(diǎn)增加終端電阻示意圖

當(dāng)在485總線上增加終端電阻時(shí),可以看出總線A或B的共模負(fù)載并沒有發(fā)生變化,而差分阻抗有了較大的變化,此時(shí)差模負(fù)載為:

計(jì)算出的差模負(fù)載要略大于RS-485標(biāo)準(zhǔn)規(guī)定的最大負(fù)載為54Ω,我們對(duì)RSM485PCHT進(jìn)行實(shí)際測(cè)試,其輸出差分電壓1.58V,略大于標(biāo)準(zhǔn)規(guī)定的最小電壓。

當(dāng)差模負(fù)載為54Ω(485總線接兩個(gè)120Ω終端電阻并且上拉電阻(下拉電阻)與收發(fā)器內(nèi)阻的并聯(lián)值為270Ω)時(shí),RSM485PCHT的差分輸出電壓為1.52V(實(shí)測(cè)值),基本和RS-485標(biāo)準(zhǔn)相同。當(dāng)差模負(fù)載為41.54Ω(485總線接兩個(gè)120Ω終端電阻并且上拉電阻(下拉電阻)與收發(fā)器內(nèi)阻的并聯(lián)值為135Ω)時(shí),RSM485PCHT的差分輸出電壓在1.17V左右(實(shí)測(cè)值),在這種情況下可以通信。但485收發(fā)芯片手冊(cè)中規(guī)定的最大差模負(fù)載通常為54Ω,即在485總線上增加兩個(gè)120Ω后,上拉電阻(下拉電阻)與收發(fā)器輸入阻抗的并聯(lián)值應(yīng)大于270Ω。同時(shí)為了保證穩(wěn)定可靠通信,一般485總線的上拉電阻(下拉電阻)與收發(fā)器輸入阻抗的并聯(lián)值應(yīng)大于375Ω。

五、總結(jié)

1.通信線應(yīng)選用屏蔽雙絞線,屏蔽層應(yīng)單點(diǎn)接大地;

2.當(dāng)我們沒有遇到信號(hào)反射問(wèn)題時(shí),盡量不要使用終端電阻;

3.如果使用終端電阻,我們可以通過(guò)上下拉電阻調(diào)節(jié)485總線在空閑狀態(tài)的電壓值,保證不處于門限電平(-200mV~+200mV或-200mV~-40mV)范圍內(nèi);

4.當(dāng)我們?cè)黾由舷吕娮钑r(shí),上拉電阻(下拉電阻)與收發(fā)器輸入阻抗的并聯(lián)值應(yīng)大于375Ω。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 電阻
    +關(guān)注

    關(guān)注

    88

    文章

    5705

    瀏覽量

    177437
  • 總線
    +關(guān)注

    關(guān)注

    10

    文章

    3005

    瀏覽量

    91030
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    CYW5557x 上的內(nèi)部上拉/下拉電阻值是多少?

    CYW5557x 上的內(nèi)部上拉/下拉電阻值是多少? 我想知道的值是帶引腳(GPIO_1 和 GPIO_12)的電阻值, 以及其他 GPIO 較弱的內(nèi)部上拉/下拉
    發(fā)表于 07-17 07:03

    電路設(shè)計(jì)基礎(chǔ):上拉電阻、下拉電阻分析

    上拉電阻、下拉電阻在電子元器件間中,并不存在上拉電阻下拉電阻這兩種實(shí)體的
    的頭像 發(fā)表于 05-22 11:45 ?1306次閱讀
    電路設(shè)計(jì)基礎(chǔ):上拉<b class='flag-5'>電阻</b>、<b class='flag-5'>下拉</b><b class='flag-5'>電阻</b>分析

    浮思特 | 電子電路下拉電阻詳解:原理、計(jì)算與應(yīng)用指南

    下拉電阻是電子電路設(shè)計(jì)中的重要組成部分,尤其在處理數(shù)字邏輯、晶體管和通信接口時(shí)。本教程將系統(tǒng)講解其基本原理、計(jì)算方式、應(yīng)用場(chǎng)景、選型要點(diǎn)、功耗考量,以及在晶體管和串行通信線路中的實(shí)際應(yīng)用。什么是下拉
    的頭像 發(fā)表于 05-19 11:29 ?725次閱讀
    浮思特 | 電子電路<b class='flag-5'>下拉</b><b class='flag-5'>電阻</b>詳解:原理、計(jì)算與應(yīng)用指南

    一次性說(shuō)清上拉電阻下拉電阻

    在電子元件領(lǐng)域,上拉電阻下拉電阻并非獨(dú)立的物理實(shí)體,而是依據(jù)電阻在不同電路場(chǎng)景中的功能定義。它們的本質(zhì)仍是普通電阻,但在電路設(shè)計(jì)中扮演著關(guān)
    的頭像 發(fā)表于 04-03 19:34 ?1118次閱讀
    一次性說(shuō)清上拉<b class='flag-5'>電阻</b>和<b class='flag-5'>下拉</b><b class='flag-5'>電阻</b>

    三極管下拉電阻設(shè)計(jì):穩(wěn)定與效率的平衡藝術(shù)

    在智能門鎖的無(wú)線控制模塊中,一枚未被正確配置下拉電阻的三極管因靜電干擾誤觸發(fā)開鎖指令,這個(gè)真實(shí)案例揭示了外圍電阻設(shè)計(jì)對(duì)三極管電路可靠性的決定性影響。作為三極管應(yīng)用的"守門人"
    的頭像 發(fā)表于 02-28 10:41 ?1062次閱讀
    三極管<b class='flag-5'>下拉</b><b class='flag-5'>電阻</b>設(shè)計(jì):穩(wěn)定與效率的平衡藝術(shù)

    ADS6442想使用serial 1-wire輸出,如何配置SCLK,SDATA,SEN,通過(guò)上拉電阻還是下拉電阻,多大的電阻值?

    (1)我想采用單端輸入,VCM是1.5v,單端輸入范圍是0.5-2.5v,是不是接一個(gè)5 歐姆的電阻到IN_P,然后VCM接5 歐姆到IN_M,當(dāng)然VCM接0.1u的電容到地? (2)我想使用serial1-wire輸出,如何配置SCLK,SDATA,SEN,通過(guò)上拉電阻
    發(fā)表于 02-08 07:01

    上拉電阻阻值怎么選擇

    在電子電路設(shè)計(jì)中,上拉電阻是一種常用的元件,它的阻值選擇至關(guān)重要,需要綜合考慮多個(gè)因素來(lái)確定合適的阻值。 一、功耗因素 功耗是選擇上拉電阻阻值時(shí)需要考慮的一個(gè)重要方面。當(dāng)
    的頭像 發(fā)表于 02-05 17:25 ?1113次閱讀

    電阻選擇指南與技巧

    在電子設(shè)計(jì)中,電阻器扮演著至關(guān)重要的角色。它們不僅用于分壓、限流,還用于保護(hù)電路、實(shí)現(xiàn)特定功能等。選擇合適的電阻器需要考慮多個(gè)因素,包括電阻值、功率額定值、封裝類型、溫度系數(shù)、精度和材
    的頭像 發(fā)表于 02-05 09:16 ?1485次閱讀

    請(qǐng)問(wèn)ADS1278配置管腳的上拉下拉電阻阻值選擇多少?

    請(qǐng)問(wèn)ADS1278的配置管腳的上拉下拉電阻阻值選擇多少? 上拉到 3.3v 下拉到 gnd 對(duì)了 數(shù)字地和模擬地可以公用么? 謝謝~
    發(fā)表于 01-23 08:29

    請(qǐng)問(wèn)AD輸入端是否應(yīng)該加下拉電阻

    AD輸入端是否應(yīng)該加下拉電阻?
    發(fā)表于 12-19 09:16

    請(qǐng)問(wèn)Type C的CC管腳的CC1和CC2的下拉電阻是否能共用一個(gè)電阻?

    Type C 的CC 管腳的CC1和CC2的下拉電阻是否能共用一個(gè)電阻?
    發(fā)表于 12-13 13:08

    DAC101S101初次上電瞬間下拉電阻的開關(guān)是默認(rèn)閉合的嗎?

    引腳的0V是因?yàn)?00K或是1K(見下圖)下拉電阻到底產(chǎn)生;還是說(shuō)輸出就是0V,下拉電阻沒有接通。 疑問(wèn): 1、初次上電瞬間下拉
    發(fā)表于 11-25 06:18

    DDC264還沒閉合開關(guān)測(cè)量信號(hào)時(shí),讀出的是滿量程的數(shù)據(jù),是這下拉電阻的影響嘛?

    閉合開關(guān)測(cè)量信號(hào)時(shí),讀出的是滿量程的數(shù)據(jù),是這下拉電阻的影響嘛? 3、DDC264EVM在只接入下拉電阻時(shí),測(cè)量出來(lái)的數(shù)據(jù)也是這樣嘛?
    發(fā)表于 11-19 08:20

    下拉電阻的使用方法

    上拉電阻是把一個(gè)信號(hào)通過(guò)一個(gè)電阻接到電源(Vcc),下拉電阻是一個(gè)信號(hào)通過(guò)一個(gè)電阻接到地(GND)。
    的頭像 發(fā)表于 11-07 10:22 ?2870次閱讀
    上<b class='flag-5'>下拉</b><b class='flag-5'>電阻</b>的使用方法

    如何選擇適合的電阻

    選擇適合的電阻時(shí),需要考慮以下幾個(gè)關(guān)鍵因素: 一、阻值 確定阻值范圍 :根據(jù)電路設(shè)計(jì)需求和電流計(jì)算,確定所需的最小和最大阻值。原則是所用電阻器的標(biāo)稱阻值與所需電阻器阻值差值越小越好。
    的頭像 發(fā)表于 10-31 09:15 ?2426次閱讀