18video性欧美19sex,欧美高清videosddfsexhd,性少妇videosexfreexxx片中国,激情五月激情综合五月看花,亚洲人成网77777色在线播放

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

FPGA中乘法器的原理分析

454398 ? 來源:科學(xué)計(jì)算technomania ? 作者:貓叔 ? 2020-09-27 15:12 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

作者:貓叔

FPGA中乘法器是很稀缺的資源,但也是我們做算法必不可少的資源。7系列及之前的FPGA都是25x18的DSP,UltraScale中是27x18,我們可以通過調(diào)IP Core的方式或者原語的方式來進(jìn)行乘法操作。在里面可以設(shè)置有符號(hào)還是無符號(hào)數(shù)乘法。

FPGA中乘法器的原理分析



當(dāng)然,我們也可以直接使用*符合來進(jìn)行乘法,對(duì)于無符號(hào)的乘法

reg [7:0] ubyte_a;
reg [7:0] ubyte_b;
(* use_dsp48="yes" *)
output reg[15:0] u_res;

always @ ( posedge clk ) begin 
    if(rst)
        u_res <= 'b0;
    else
        u_res <= ubyte_a * ubyte_b;
end

有符號(hào)乘法可以在Verilog中使用signed來標(biāo)注。

reg signed [7:0] byte_a;
reg signed [7:0] byte_b;
(* use_dsp48="yes" *)
reg signed [15:0] res;

always @ ( posedge clk ) begin 
    if(rst)
        res <= 'b0;
    else
        res <= byte_a * byte_b;
end

當(dāng)然我們也要理解有符號(hào)數(shù)乘法的原理,其實(shí)就是擴(kuò)位乘法,把高位都補(bǔ)充為符號(hào)位。

有符號(hào)數(shù)乘法:

reg [7:0] ubyte_a;
reg [7:0] ubyte_b;
(* use_dsp48="yes" *)
reg [15:0] res_manul;

always @ ( posedge clk ) begin
    if(rst)
        res_manul <= 'b0;
    else
        res_manul <= {{8{byte_a[7]}},ubyte_a} * {{8{ubyte_b[7]}},ubyte_b};
end

關(guān)于乘法輸出的位寬,我們知道,兩個(gè)8bits的無符號(hào)數(shù)乘法,結(jié)果的位寬是16bits,但對(duì)于兩個(gè)8bits有符號(hào)數(shù)的乘法,只要兩個(gè)數(shù)不同時(shí)為-128,即二進(jìn)制0b1000_0000,那么輸出結(jié)果的高兩位都是符號(hào)位,我們只需要取低15bits即可。因此,如果我們可以保證兩個(gè)輸入的乘數(shù)不會(huì)同時(shí)為有符號(hào)數(shù)所能表示的負(fù)數(shù)最小值,那么乘法結(jié)果的高兩位都是符號(hào)位,只取其中一位即可。

編輯:hfy


聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • dsp
    dsp
    +關(guān)注

    關(guān)注

    559

    文章

    8186

    瀏覽量

    362516
  • FPGA
    +關(guān)注

    關(guān)注

    1650

    文章

    22214

    瀏覽量

    627691
  • 乘法器
    +關(guān)注

    關(guān)注

    9

    文章

    220

    瀏覽量

    38348
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    蜂鳥乘法器設(shè)計(jì)分享

    蜂鳥的乘法器主體設(shè)計(jì)在ALU模塊的子單元MDV模塊,MDV模塊包括乘除法器邏輯設(shè)計(jì),它只包含運(yùn)算控制,但并不包含具體運(yùn)算,它們都需要將部分積或者部分余數(shù)傳入數(shù)據(jù)通路(dpath模塊)
    發(fā)表于 10-22 08:21

    基4-Booth單周期乘法器的具體設(shè)計(jì)

    本文主要講解基4 Booth和wallace數(shù)高性能乘法器的設(shè)計(jì),同時(shí)針對(duì)實(shí)際情況進(jìn)行了些許優(yōu)化。 基4-Booth單周期乘法器設(shè)計(jì) 針對(duì)e203的應(yīng)用場(chǎng)景,本隊(duì)考慮了其架構(gòu)修改所要
    發(fā)表于 10-22 08:07

    改進(jìn)型乘法器結(jié)構(gòu)設(shè)計(jì)

    的高32位??刂菩盘?hào)控制部分積產(chǎn)生和部分積壓縮對(duì)操作數(shù)和部分積的處理,從而完成乘法器乘法運(yùn)算。 譯碼模塊對(duì)乘法指令進(jìn)行譯碼,基4 Booth編碼接收控制信號(hào)對(duì)被乘數(shù)和乘數(shù)進(jìn)行符號(hào)擴(kuò)展并產(chǎn)生18個(gè)
    發(fā)表于 10-22 07:51

    蜂鳥E203乘法器改進(jìn)

    蜂鳥E203為了節(jié)約資源,乘法運(yùn)算采用循環(huán)移位方式計(jì)算最終結(jié)果,這樣的乘法器需要經(jīng)過較多時(shí)鐘周期來處理數(shù)據(jù),導(dǎo)致處理數(shù)據(jù)效率較低。為了提高計(jì)算效率,這里分享一種基于流水線思想的乘法器,即采用多個(gè)
    發(fā)表于 10-22 07:28

    e203乘法運(yùn)算結(jié)構(gòu)及算法原理

    乘法運(yùn)算。 考慮到E203的定位以及性能、功耗與芯片面積的平衡,E203采用了一些恰到好處的資源復(fù)用設(shè)計(jì)。 首先,乘法器每周器的加法操作是通過復(fù)用ALU的加
    發(fā)表于 10-22 06:43

    e203 ALU乘法運(yùn)算結(jié)構(gòu)及算法原理

    乘法運(yùn)算。 考慮到E203的定位以及性能、功耗與芯片面積的平衡,E203采用了一些恰到好處的資源復(fù)用設(shè)計(jì)。 首先,乘法器每周器的加法操作是通過復(fù)用ALU的加
    發(fā)表于 10-22 06:12

    蜂鳥E203內(nèi)核乘法器的優(yōu)化

    乘法器的優(yōu)化實(shí)現(xiàn)一般從兩個(gè)方面入手。第一是減少生成的部分積數(shù)量,另外就是減少部分積累加的延時(shí)。 在開源的E203源碼,32*32乘法器是利用radix-4 booth編碼產(chǎn)生部分積,每個(gè)周期做一次
    發(fā)表于 10-22 06:11

    優(yōu)化boot4的乘法運(yùn)算周期

    優(yōu)化電路設(shè)計(jì):在電路設(shè)計(jì),優(yōu)化關(guān)鍵路徑和信號(hào)傳輸路線,使用更高速的邏輯單元和存儲(chǔ)器元件來降低延遲,從而縮短乘法器的運(yùn)算周期。 利用流水線技術(shù):使用流水線技術(shù)將乘法操作分成多個(gè)階段,使每個(gè)階段的操作
    發(fā)表于 10-21 13:17

    優(yōu)化boot4乘法器方法

    優(yōu)化電路設(shè)計(jì):在電路設(shè)計(jì),可以采用更快速的邏輯單元和存儲(chǔ)器元件,優(yōu)化關(guān)鍵路徑和信號(hào)傳輸路線,從而降低延遲,縮短乘法器的運(yùn)算周期。 固定位寬:Boot4乘法器可以處理不同位寬的數(shù)據(jù),但是處理不同位寬
    發(fā)表于 10-21 12:13

    ?CDCVF25084 3.3V 1:8零延遲(PLL)x4時(shí)鐘乘法器技術(shù)文檔總結(jié)?

    該CDCVF25084是一款高性能、低偏斜、低抖動(dòng)、鎖相環(huán)時(shí)鐘乘法器。它使用 PLL 在頻率和相位上將輸出時(shí)鐘精確對(duì)齊輸入時(shí)鐘信號(hào),包括 4 的乘法因子。該CDCVF25084在 3.3 V 的標(biāo)稱電源電壓下工作。該器件還在輸出驅(qū)動(dòng)器中集成了串聯(lián)阻尼電阻器,使其成為驅(qū)動(dòng)點(diǎn)
    的頭像 發(fā)表于 09-22 11:30 ?336次閱讀
    ?CDCVF25084 3.3V 1:8零延遲(PLL)x4時(shí)鐘<b class='flag-5'>乘法器</b>技術(shù)文檔總結(jié)?

    ?CDCE706 可編程3-PLL時(shí)鐘合成器/乘法器/分頻器技術(shù)文檔總結(jié)

    CDCE706是當(dāng)今最小、功能最強(qiáng)大的PLL合成器/乘法器/分頻器之一。盡管它的物理輪廓很小,但CDCE706非常靈活。它能夠從給定的輸入頻率產(chǎn)生幾乎獨(dú)立的輸出頻率。 輸入頻率可以來自LVCMOS、差分輸入時(shí)鐘或單晶??梢酝ㄟ^SMBus數(shù)據(jù)接口控制器選擇合適的輸入波形。
    的頭像 發(fā)表于 09-19 11:30 ?652次閱讀
    ?CDCE706 可編程3-PLL時(shí)鐘合成器/<b class='flag-5'>乘法器</b>/分頻器技術(shù)文檔總結(jié)

    MAX2046高增益矢量乘法器技術(shù)手冊(cè)

    MAX2045/MAX2046/MAX2047低成本全集成矢量乘法器用來改變RF信號(hào)的幅值與相位。各款器件分別為UMTS (MAX2045)、DCS/PCS (MAX2046)或蜂窩/GSM (MAX2047)頻段而優(yōu)化。這些器件都具有差分RF輸入與輸出。
    的頭像 發(fā)表于 04-09 10:10 ?582次閱讀
    MAX2046高增益矢量<b class='flag-5'>乘法器</b>技術(shù)手冊(cè)

    ADL5390 RF矢量乘法器技術(shù)手冊(cè)

    ADL5390矢量乘法器由一對(duì)匹配的寬帶可變?cè)鲆娣糯笃鹘M成,二者輸出相加,每個(gè)放大器具有單獨(dú)的線性幅度增益控制。如果兩個(gè)輸入RF信號(hào)正交,則可以將該矢量乘法器配置為矢量調(diào)制器,或?qū)⒃鲆婵刂埔_用作
    的頭像 發(fā)表于 04-09 10:02 ?607次閱讀
    ADL5390 RF矢量<b class='flag-5'>乘法器</b>技術(shù)手冊(cè)

    ADA-28F00WG乘法器Marki

    ADA-28F00WG是一種高性能的模擬乘法器,能夠?qū)蓚€(gè)輸入信號(hào)(電壓或電流)進(jìn)行乘法運(yùn)算,并輸出其結(jié)果。ADA-28F00WG乘法器采用高質(zhì)量材料制造,并結(jié)合了最新的肖特基二極管和MMIC技術(shù)
    發(fā)表于 02-12 09:25

    求助,LMX2572LP參考時(shí)鐘路徑乘法器MULT的輸入頻率范圍問題求解

    在lmx2572LP的參考時(shí)鐘輸入路徑,有一個(gè)乘法器MULT,其輸入頻率范圍在手冊(cè)描述為10Mhz~40MHz。當(dāng)我在TICS Pro軟件中進(jìn)行配置時(shí),這個(gè)乘法器提示我“Maxi
    發(fā)表于 11-08 11:36