18video性欧美19sex,欧美高清videosddfsexhd,性少妇videosexfreexxx片中国,激情五月激情综合五月看花,亚洲人成网77777色在线播放

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內(nèi)不再提示

如何減輕PCB雜散電容效應

PCB打樣 ? 2020-09-30 18:46 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

您是否曾經(jīng)想過為什么某些PCBA電容器看上去與電池非常相似?蓋子和電池的功能是否類似?實際上,它們在許多情況下執(zhí)行相同的基本功能。也就是說,它們既存儲又釋放能量。那么,電容器和電池有什么區(qū)別?好問題。一方面,電容器將能量存儲在電場中,而電池通常以化學方式存儲能量。另一個區(qū)別是電子實際上流過電池。由于將由不同元素組成的陽極和陰極分隔開的電解化學物質(zhì),因此這是可能的。

相反,電流不應在內(nèi)部流過電容器。因為導電板之間沒有物理連接。盡管沒有設計或制造電容器來促進內(nèi)部電流流動,但在極板之間通常會有一定量的直流泄漏電流。電容器材料,溫度和電壓都會影響泄漏電流。該因素的重要性取決于電容的大小和應用。不論來源如何,在電子電路中使用電容器時,電荷耗散都是不希望的現(xiàn)實。

在設計和制造電路板時,不僅要考慮實際電容器的不良屬性,而且還會出現(xiàn)不希望的寄生電容器。這個寄生電容效應會對您的董事會運作產(chǎn)生不利影響。在大多數(shù)情況下,這些影響無法完全緩解。但是,有些設計和制造技術可以緩解其中的大多數(shù)問題。在介紹這些降低方法之前,讓我們首先定義主要的根源,即PCB雜散電容。

PCB雜散電容為何以及如何發(fā)生

在提及PCBA上的電子電路時,經(jīng)常使用的術語是雜散電容。請注意,雜散電容可能存在于PCB上的導體之間,沒有組件的預制電路板,PCBA,已安裝組件的板之間以及組件封裝(尤其是IC)內(nèi)SMD元件套件。雜散電容通常可以與寄生電容互換使用。但是,寄生電容是指電容對電路工作有負面影響的事實。雜散電容更能說明不想要的電容如何發(fā)生。

每當彼此接近的兩個或多個元素或材料處于不同的電勢時,它們之間將存在雜散電容。如果是這樣,只要帶電的元素或材料之間存在路徑,電場可能會“累積”或存儲可能產(chǎn)生有害電流的能量。例如,考慮一個具有內(nèi)部雜散電容的運算放大器。

電容器主要用于電子電路中,以阻擋低頻和直流信號并傳遞高頻信號。后一種特性(電容器釋放能量的速度是使用它們而不是使用速度較慢的電池的另一個原因)是為什么雜散電容對于高速電路來說是一個更重要的問題。對于導體,雜散電容會引入EMI或噪聲,這些噪聲或噪聲會沿電線和電纜傳播或轉移到附近的相鄰走線。通常不可能完全消除雜散電容。但是,有一些有效的方法可以緩解您的局面。

雜散電容的緩解技術

雜散電容是電子電路和電路板固有的那些物理屬性之一。但是,效果可以實現(xiàn)下面列出的技術。

如何減少PCB雜散電容的影響

l移除內(nèi)層接地層

由于接地層會由于鄰近而增加與相鄰導體的電容,因此刪除內(nèi)層接地層以增加距離會有所幫助,這將使電容效應最小化。這必須與最小化接地平面與信號平面相鄰時獲得的EMI的好處進行權衡。

l使用法拉第盾

法拉第屏蔽是放置在兩條跡線之間以最小化它們之間的電容效應的接地跡線或平面,并且像其他屏蔽結構一樣,它可以有效地減小雜散電容。

l增加相鄰跡線之間的空間

另一種有效的緩解技術是增加相鄰跡線之間的間距。隨著電容隨著距離的增加而減小,這是可以應用的非常好的方法。

l盡量減少使用過孔

通孔是使緊湊,復雜的PCB成為可能的關鍵要素。但是,過度使用可能會增加寄生電容問題。例如雜散電容。通過消除在沒有連接的層上的過孔周圍的環(huán)形環(huán)并最大程度地減少來自組件的過孔數(shù)量,可以減少這種PTH耦合。如BGA。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權轉載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • PCB設計
    +關注

    關注

    396

    文章

    4881

    瀏覽量

    93483
  • PCB打樣
    +關注

    關注

    17

    文章

    2977

    瀏覽量

    23138
  • 電路板打樣
    +關注

    關注

    3

    文章

    375

    瀏覽量

    5008
  • 華秋DFM
    +關注

    關注

    20

    文章

    3512

    瀏覽量

    6078
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    IGBT功率模塊動態(tài)測試中夾具電感的影響

    在IGBT功率模塊的動態(tài)測試中,夾具的電感(Stray Inductance,Lσ)是影響測試結果準確性的核心因素。電感由測試夾具的layout、材料及連接方式引入,會導致開關
    的頭像 發(fā)表于 06-04 15:07 ?1262次閱讀
    IGBT功率模塊動態(tài)測試中夾具<b class='flag-5'>雜</b><b class='flag-5'>散</b>電感的影響

    、50 MHz 至 2.1 GHz 單通道小數(shù) N 分頻頻率合成器 skyworksinc

    電子發(fā)燒友網(wǎng)為你提供()無、50 MHz 至 2.1 GHz 單通道小數(shù) N 分頻頻率合成器相關產(chǎn)品參數(shù)、數(shù)據(jù)手冊,更有無、50 MHz 至 2.1 GHz 單通道小數(shù) N 分
    發(fā)表于 05-23 18:30
    無<b class='flag-5'>雜</b><b class='flag-5'>散</b>、50 MHz 至 2.1 GHz 單通道小數(shù) N 分頻頻率合成器 skyworksinc

    電感對IGBT開關過程的影響(2)

    為驗證對主回路電感效應的分析并考察不同電感量以及門極驅動情況下的實際情況,我們?nèi)藶閷p 大小進行了干預,其具體方法是在D 的陰極與電路PCB 之間(即Lp2 與Lc1之間)加入長
    的頭像 發(fā)表于 04-28 14:08 ?874次閱讀
    <b class='flag-5'>雜</b><b class='flag-5'>散</b>電感對IGBT開關過程的影響(2)

    dac5682可能是在哪個環(huán)節(jié)產(chǎn)生的,應如何有效避免?

    240KHz左右出現(xiàn)較大信號,抑制在50dB左右,嚴重影響到后面的信號處理。 問題:該可能是在哪個環(huán)節(jié)產(chǎn)生的,應如何有效避免?
    發(fā)表于 02-14 06:49

    ADC10D1500采樣數(shù)據(jù)的原因?

    系列FPGA讀取ADC的量化數(shù)據(jù),使用Matlab對數(shù)據(jù)做FFT,觀察信號頻譜,在750MHZ處有明顯,該硬件電路板為個人設計電路板,現(xiàn)在找不到引起750M的原因,圖片在附件
    發(fā)表于 01-08 07:22

    ADS5407較差的原因?

    的SFDR(無動態(tài)范圍)比較差,只有40~50dbc,而官方手冊上描述的SFDR在70dbc以上,我們做了以下措施: 修改了時鐘輸入端的匹配網(wǎng)絡,前期ADS5407時鐘輸入信號特別差,如下圖所示: 修改
    發(fā)表于 01-08 06:30

    邊帶和開關的含義是什么?會對電路造成什么影響?

    我在看ADC供電部分的時候,看到邊帶和開關這兩詞不知道它的含義。請問下大家它們的含義以及它們將會對電路造成什么影響? 謝謝大家了?。。。?!
    發(fā)表于 12-31 06:32

    DAC3482存在怎么解決?

    當前DTRU產(chǎn)品中使用了DAC3482,故障率達到12%,從FPGA側IQ數(shù)據(jù)到達DAC3482,從3482出口處測量到的信號,發(fā)現(xiàn)近端存在。具體見下圖所示。 另外做了如下實驗: 1、將
    發(fā)表于 12-16 06:23

    使用ADC12DJ3200做采樣系統(tǒng)時,發(fā)現(xiàn)SFDR受限于交織,有什么方法降低Fs/2-Fin處的?

    我在使用ADC12DJ3200做采樣系統(tǒng)時,發(fā)現(xiàn)SFDR受限于交織,在開了前景校準和offset filtering后,F(xiàn)s/4和Fs/2處的明顯變小,但是Fs/2-Fin
    發(fā)表于 12-13 15:14

    DAC39J82輸出信號在140MHz頻率存在怎么解決?

    在使用DAC39J82過程中我們發(fā)現(xiàn)DAC芯片在輸出是0—500M頻率信號時,在120MHZ以下沒有沒有問題。在150M,200M,300M 頻率下也沒有問題。但在140M有
    發(fā)表于 11-22 06:07

    DAC38J84測試時有和諧波怎么解決?

    DAC38J84測試時有和諧波,的大小影響了SFDR,目前輸出60/50/70MHz IF點頻信號。在這些頻點中
    發(fā)表于 11-18 06:37

    LMX2572EVM在測試評估版時,不同頻率下整數(shù)邊界差別很大是為什么?

    在測試評估版時,不同頻率下整數(shù)邊界差別很大。 下表是100M鑒相頻率下,偏離1M的抑制: 頻率320133013401350136013701380139014001
    發(fā)表于 11-13 07:43

    LMX2594如何降低整數(shù)邊界

    我的參考頻率為80MHz,鑒相頻率為160MHz,現(xiàn)在為80 的整數(shù)倍,是否為整數(shù)邊界?如何降低整數(shù)邊界
    發(fā)表于 11-11 08:02

    請問LMX2694-EP輸出信號中有小數(shù)分頻該如何解決?

    大家好,如下圖所示,輸出的1GHz信號近端有小數(shù)分頻,后發(fā)現(xiàn)有的頻點沒有,有的頻點會更多,小數(shù)分頻的分子分母是計算出來可以正好輸出1GHz整數(shù)頻率; 相關配置:環(huán)路濾波器是用的參考設計中
    發(fā)表于 11-11 06:05

    有什么影響?從哪里來?

    說到射頻的難點不得不提,也是射頻被稱為“玄學”的來源。也是學習射頻必經(jīng)的一個難點。本
    的頭像 發(fā)表于 11-05 09:59 ?5933次閱讀
    <b class='flag-5'>雜</b><b class='flag-5'>散</b>有什么影響?<b class='flag-5'>雜</b><b class='flag-5'>散</b>從哪里來?