本資料為DC/DC轉換器電路的設計提供一些提示，盡量用具體事例說明在各種制約條件下，怎樣才能設計出最接近要求規(guī)格的DC/DC轉換器電路。

DC/DC轉換器電路的各種特性（效率、紋波、負載瞬態(tài)響應等）可根據(jù)外設元件的變更而變更，一般最佳外設元件因使用條件（輸入輸出規(guī)格）不同而不同，例如，當您問“怎樣才能提高效率？”，回答“視使用條件而不同”或者“那要看具體情況啦”，感覺好像被巧妙地塘塞過去了，估計您也遇到過這樣的情況吧。那么，為什么會出現(xiàn)這樣的回答呢？其理由就是因為電源電路大多使用市售的商品作為電路的一部分，所以必須既要考慮大小、成本等的制約又要考慮電氣要求規(guī)格來設計。

通常產(chǎn)品目錄中的標準電路選定的元件大多是在標準使用條件下能發(fā)揮一般特性的元件，因而，并不一定能說在各種使用條件下都是最佳的元件選定。所以在各個設計中，必須根據(jù)各自的要求規(guī)格（效率、成本、貼裝空間等）從標準電路進行設計變更。但要能設計出符合要求規(guī)格的電路，需要足夠的知識和經(jīng)驗。

本資料就用具體的數(shù)值為不具備這些知識和經(jīng)驗的人說明哪些元件如何改變就能達到要求的動作，這樣不需要進行復雜的電路計算就能快捷地使DC/DC轉換器電路正常工作。至于正常工作后對設計的檢驗，可以自己以后細細地計算，也可以一開始就請具有豐富知識和經(jīng)驗的人進行檢驗。

DC/DC轉換器的種類和特點

DC/DC轉換器電路根據(jù)其電路方式主要有以下一些：

非絕緣型

基本（單線圈）型

電容耦合型雙線圈SEPIC， Zeta，…

電荷泵（開關電容/無線圈）型

絕緣型

變壓器耦合型 正向

變壓器耦合型 回掃

基本型系指通過將電路工作限定為只升壓或者只降壓來最低限度地減少元件數(shù)目，輸入側和輸出側沒有電氣絕緣的類型。

圖1所示為升壓電路

圖2所示為降壓電路

這些電路具有小型、便宜、紋波小等優(yōu)點，隨著設備的小型化對它們的需要在增加。

SEPIC、Zeta分別是在基本型的升壓電路、降壓電路的VIN-VOUT間插入電容器，并增加了一個線圈。而且，都可通過使用升壓DC/DC轉換器控制IC、降壓DC/DC轉換器控制IC構成升降壓DC/DC轉換器。但有些DC/DC轉換器控制IC沒有設計成用于這些電路方式，故在選用時需要注意。這些電容耦合雙線圈型具有VIN-VOUT間能夠絕緣的優(yōu)點，但因增加線圈和電容器，效率會變低，尤其是降壓時效率也大幅降低，是通常的70%～80%左右。

電荷泵型因為不需要線圈，所以其優(yōu)點在于貼裝面積、貼裝高度都小，然而因其對多種輸出電壓和大電流不易制作效率好的電路，所以也有用途被限制在白LED驅(qū)動用和LCD用電源等的一面。

絕緣型的也被稱為一次電源（主電源），主要被廣泛用于從商用電源（AC100V～240V）變壓為DC電源的AC/DC轉換器、因去除噪聲等理由輸入側和輸出側需要絕緣等時。因為它們使用變壓器將輸入側和輸出側分離，故可以通過改變變壓器的匝數(shù)比和二極管極性來構成升壓/降壓/反轉等控制，從而，能從一個電源電路獲得多個電源。尤其是使用回掃變壓器的因能由較少的元件構成，有時也被用作二次電源（局部電源）電路。但是，由于回掃變壓器需要用于防止內(nèi)核磁飽和的空隙，所以外形尺寸較大。而正向變壓器雖然易于獲得大功率電源，但在一次側需要用于防止內(nèi)核磁化的復原電路，因而元件數(shù)目增加。變換器控制IC也需要輸入側和輸出側的GND分離的。

DC/DC轉換器的基本工作原理

我們拿最基本的基本型來說明一下DC/DC轉換器電路的升壓和降壓的工作原理。其它使用線圈的電路方式在升壓電路和降壓電路的組合或應用電路都可見到。

圖3、圖4說明了升壓電路的工作。圖3所示是FET為ON時的電流路徑，虛線雖是微小的漏電流，但會使輕負載的效率變差。在FET為ON的時間里在L積蓄電流能。圖4是FET為OFF時的電流路徑，F(xiàn)ET即便OFF，L也在工作要保持OFF前的電流值，線圈的左端被強制性固定于VIN，進行升壓工作提供足以給VOUT接上電壓的電源功率。

由此，F(xiàn)ET的ON時間長L里積蓄的電流能越大，越能獲得電源功率。但是，F(xiàn)ET的ON時間太長的話，給輸出側供電的時間就極為短暫，F(xiàn)ET為ON時的損失也就增大，變換效率變差。因而通常限制占空比的最大值以便不超過適宜的ON/OFF時間比（占空比）。

升壓工作就是反復進行圖3、圖4的狀態(tài)。

圖3.升壓電路中FET為ON時的電流路徑

圖4.升壓電路中FET為OFF時的電流路徑

圖5、圖6說明了降壓電路的工作。圖5所示是FET為ON時的電流路徑，虛線雖是微小的漏電流，但會使輕負載時的效率變差。在FET為ON的時間里在L積蓄電流能的同時為輸出供電。圖6是FET為OFF時的電流路徑。FET即便OFF，L也在工作要保持OFF前的電流值，使SBD為ON。此時，由于線圈的左端被強制性地降到0V以下，VOUT的電壓下降。

由此，F(xiàn)ET的ON時間長L里積蓄的電流能越大，越能獲得大功率電源。降壓時，由于FET為ON時也能給輸出供電，所以不需要限制占空比的最大值，因而輸入電壓低于輸出電壓時，F(xiàn)ET為常ON狀態(tài)，不能進行升壓工作，故輸出電壓也降低到輸入電壓以下。

降壓工作就是反復進行圖5和圖6的狀態(tài)。

圖5.降壓電路中FET為ON時的電流路徑

圖6.降壓電路中FET為OFF時的電流路徑

DC/DC轉換器回路設計的4個要點

DC/DC轉換器電路所要求的規(guī)格中應重視的項目如下：

穩(wěn)定工作（=不會因異常振動等誤動作、燒損、過電壓而損壞）

效率大

輸出紋波小

負載瞬態(tài)響應好

這些可通過變更DC/DC轉換器IC和外設元件得到某種程度的改善。這4個項目的加權因各項具體應用而不同，下面從選擇各元件的觀點出發(fā)，以怎樣才能改善這4個項目為中心進行說明。

DC/DC轉換器開關頻率的選擇

DC/DC轉換器IC具備固有的開關頻率，頻率的不同會對各種特性產(chǎn)生影響。一般來說，開關頻率的不同會對表2中所示的各種特性產(chǎn)生影響。

表2 開關頻率與各種特性的關系

圖7～圖8以XC9235/XC9236（1.2MHz）和XC9235/XC9236（3MHz）為具體例子表明開關頻率與效率的關系。效率明顯呈現(xiàn)表2中所示的結果。效率最大的電流值不同是因為不同的開關頻率適合的感應系數(shù)值也不同的緣故。對于結構相同的線圈，感應系數(shù)越大直流電阻越增加，重負載時的損失增加，由此，效率最大的電流值越是低頻的越會向輕負載側移動。相反，頻率高則因FET的充放電次數(shù)增加和IC自身的靜態(tài)消耗電流增大，3MHz產(chǎn)品比1.2MHz產(chǎn)品在輕負載時的效率大幅度變差。

綜合來看這些影響，可知1.2MHz產(chǎn)品的效率最大值大（=效率圖的峰值最大），效率最大的輸出電流值?。?效率圖的峰值偏左）。此外，PFM工作時，輕負載時的頻率都進一步下降，效率明顯得到改善。

圖7.XC9235/XC9236

VOUT=1.8V設定（振蕩頻率1.2MHz）

圖8.XC9235/XC9236

VOUT=1.8V設定（振蕩頻率3MHz）

圖7～圖8的測試電路

場效應晶體管（FET）的選擇

對電壓?電流的絕對最大額定值，選擇以減少開關時的尖峰噪聲和脈沖噪聲的故障率為目的的、額定值為使用電壓的1.5倍～2倍左右、RDS和CISS引起的損失最小的產(chǎn)品，可構成效率好的DC/DC轉換器電路。雖然RDS和CISS都是越小損失也越小，但因RDS和CISS成反比關系，改善損失大的一方效果更好。

CISS引起的損失是FET的柵源極間充放電時被丟棄的功率，可用CISSVGS2f/2來表示。驅(qū)動電壓和開關頻率越大損失就越大，由于重負載時和輕負載時損失值基本相同，所以會使輕負載時的效率大幅度變差。

而RDS引起的損失是作為因FET的漏源極間電阻成分發(fā)生的熱而放出的，它的值用RDSID2來表示，負載越大其值越是增大。因此，可以說輕負載時減少CISS引起的損失對提高效率的效果較好，重負載時減少RDS引起的損失效果較好。將上述內(nèi)容歸納于下面的表3中。

表3 選擇FET之例

輸入電流可用輸出（負載）電流×輸出電壓÷輸入電壓÷效率來計算求出。效率未知時，可姑且升壓時采用70%，降壓時采用80%左右來計算。

圖10是圖11所示的XC9220C093的外設元件中只更換了FET后測試的效率圖。其中所用的各FET的規(guī)格值如表4中所示。

從圖10來看，使用RDS小的FET（XP162A11C0）呈現(xiàn)能驅(qū)動更大電流，重負載時的效率得到若干改善的趨勢。但也可知進一步大幅度降低輕負載時的效率，不必要地使用電流驅(qū)動能力大的FET是不適當?shù)摹?/p>

圖10. XC9220C093

更換FET后的效率変化

圖11. XC9220C093

圖10的測試電路

表4 FET的各種特性

線圈的選擇

開關頻率不同的話，最佳L值也不同，因為線圈的電流與FET的ON時間成正比，與L值成反比。

線圈引起的損失表現(xiàn)為線圈的繞線電阻RDC、鐵氧體磁心產(chǎn)生的損失等的合計值。不過對于2MHz左右的開關頻率，可以認為線圈的大部分損失是RDC引起的損失，首先應選擇RDC小的線圈。但是為了減小RDC而選擇L值過小的線圈的話，在FET為ON的時間內(nèi)電流值過大，F(xiàn)ET、SBD、線圈產(chǎn)生的熱損失變大，效率下降。而且，因電流增加，紋波也增大。

相反，L值過大的話，RDC變大，不僅重負載時的效率變差，而且鐵氧體磁心發(fā)生磁飽和，L值急速減少，這樣就不能發(fā)揮出線圈的性能，陷入電流過大引起發(fā)熱的危險狀態(tài)。因而，為了在L值大的線圈流經(jīng)大電流，形狀上必須有一定程度的大小，以避免磁飽和。

綜上所述，從相對于開關頻率的外形尺寸和效率兩個方面來考慮的話，適當?shù)腖值已被限定。表5所示為各開關頻率值的標準L值。為VIN，VOUT在6V 以下的參考數(shù)據(jù)。

圖12、圖13所示是圖14所示的XC9104D093（升壓）電路圖12所示的是圖13的XC9104D093升壓電路的效率圖， 出示只變更L值的效率變化。

同樣，圖14、圖15所示是圖16所示的XC9220A093（降壓）電路的效率和紋波的實例。

兩個實例都是線圈結構相同時，增大L值則最大輸出電流值減少，輕負載時的效率增大，紋波減少。由此可知選擇與輸出電流相適應的L值是非常重要的。

圖12. L值與效率的關系

（升壓時：XC9104D093）

圖13. XC9104D093

圖12的測試電路

圖14. L值與效率的關系

（降壓時：XC9220A093）

圖15. L值與紋波的關系

（降壓時：XC9220A093）

圖16. 圖14、圖15

XC9220A093的測試電路（PWM=CE=VIN）

肖特基勢壘二極管（SBD）的選擇

有關絕對最大額定值，根據(jù)與FET同樣的理由，應選擇相對于使用條件的1.5倍～2倍左右的產(chǎn)品。SBD的損失為正向熱損失VF×IF和反向漏電流IR引起的熱損失的合計值。因此，選擇VF、IR都小的產(chǎn)品比較理想。但是，VF與IR成反比關系，一般要視負載電流而選用。VF在重負載時大，考慮到IR與負載無關為一定的值，所以輕負載時選擇IR小的產(chǎn)品對提高效率的效果較好，重負載時選擇VF小的產(chǎn)品效果較好。將上面的內(nèi)容歸納于下面的表6中。

表6 選擇SBD的要點

圖17所示是圖18所示的XC9220A093電路中只用表7所示的SBD變更時的效率變化?？煽吹脚cXBS203V17相比， XBS204S7的IR小，所以輕負載時的效率高，而因VF較大，所以重負載時效率低。

圖17. XC9220A093

SBD的選擇與效率的不同

圖18. 圖17的測試電路

XC9220A093（降壓時）

表7 測試了圖17的SBD的各種特性

CL的選擇

CL越大則紋波越小，但過分大的話，電容器的形狀也大，成本提高。CL由所需的紋波大小而定。首先，大致以10mV～40mV的紋波大小為目標，升壓時從表8的電容值開始，降壓時從表9的電容值開始。但是，不支持低ESR電容器的DC/DC有異常振蕩的危險，以連續(xù)模式使用時要想采用低ESR電容器的話，應預先檢查負載瞬態(tài)響應，確認輸出電壓能否及時穩(wěn)定（振蕩大致在2次以內(nèi)即收斂）。

圖19是圖20所示的XC9104D093中只更換了CL后測試的輸出紋波變化。紋波與ESR成正比，與電容值成反比地增大。鋁電解電容時，沒有并聯(lián)的陶瓷電容的話，ESR過大難以獲得輸出電流。

表8 升壓時CL的標準

表9 降壓時CL的標準

圖19.隨CL值變化的輸出側紋波例（XC9104D093）

圖20. XC9104D093 圖19的測試電路

CIN的選擇

雖然不及CL對輸出穩(wěn)定性的影響大，但CIN也是電容值越大、ESR越小則輸出穩(wěn)定性越好，紋波也越小。大到某種程度，降低輸出紋波的效果會變小，從防止對輸入側的電磁干擾（EMI）的意義上說，電容值應從CL的一半左右開始探討較好。

圖22同樣顯示了使圖23中的CIN變化時輸入側紋波大小會發(fā)生怎樣的變化。雖然是一般不常進行確認的數(shù)據(jù)，但對降低EMI是很重要的數(shù)據(jù)。CIN不會因ESR太小而輸出振蕩，所以盡量使用低ESR電容為宜。

RFB1， RFB2的選擇

使用FB（反饋）產(chǎn)品時，RFB1、RFB2用于決定輸出電壓，對同一輸出電壓有時可考慮多種組合。此時選擇RFB1+RFB2=150kΩ～500kΩ比較妥當。這里成為問題的是輕負載時的效率和重負載時的輸出穩(wěn)定性。因為流向RFB1、RFB2的電流沒有被作為輸出功率使用，而視作DC/DC轉換器的損失，所以要想提高輕負載時的效率的話，要將RFB1、RFB2設定得大一些（RFB1+RFB2《1MΩ左右）。而要想提高重負載時的瞬態(tài)響應的話，則要做好輕負載時的效率差的準備。

CFB的選擇

CFB是紋波反饋調(diào)整用電容器相位補償電容，該值也會影響負載瞬態(tài)響應。根據(jù)L值，表10中的CFB值為最佳值。過小于該值或過大于該值工作穩(wěn)定性都差。

圖中以XC9220C093為例說明了CFB的影響。在圖26的電路中，RFB1=82kΩ時，fZFB=10kHz的CFB為390pF左右。（圖23=39pF）、（圖24=390pF）和（圖25=1000pF）是對改變CFB 時的負載瞬態(tài)響應的比較。39pF的話，負載變重時電壓急劇下降，電壓恢復到恒定狀態(tài)的時間短，而1000pF的話，負載變重時的瞬間電壓下降雖小，但電壓恢復到恒定狀態(tài)的時間長。

表10 決定最優(yōu)CFB的標準fZFB

圖21. XC9220C093負載瞬態(tài)響應（IOUT=0mA?200mA， CFB=39pF）

圖22. XC9220C093負載瞬態(tài)響應（IOUT=0mA?00mA，CFB=390pF）

圖23. XC9220C093負載瞬態(tài)響應（IOUT=0mA?200mA，CFB=1000pF）FB=1000pF）

圖24. XC9220C093 圖23～圖25的測試電路

圖25所示為加上RFB1和fZFB時標準CFB的值
責任編輯人：CC