18video性欧美19sex,欧美高清videosddfsexhd,性少妇videosexfreexxx片中国,激情五月激情综合五月看花,亚洲人成网77777色在线播放

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

阻抗控制對(duì)PCB信號(hào)完整性會(huì)有怎樣的影響?

電子工程師 ? 來源:FPGA設(shè)計(jì)論壇 ? 作者:FPGA設(shè)計(jì)論壇 ? 2020-10-25 09:34 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

通孔在連接多層PCB的不同層上的走線方面起著導(dǎo)體的作用(印刷電路板)。 在低頻情況下,過孔不會(huì)影響信號(hào)傳輸。但是,隨著頻率的升高(高于1 GHz)和信號(hào)的上升沿變得陡峭(最多1ns),過孔不能簡(jiǎn)單地視為電連接的函數(shù),而是必須仔細(xì)考慮過孔對(duì)信號(hào)完整性的影響。通孔表現(xiàn)為傳輸線上阻抗不連續(xù)的斷點(diǎn),導(dǎo)致信號(hào)反射。 然而,通孔帶來的問題更多地集中在寄生電容和寄生電感上。過孔寄生電容對(duì)電路的影響主要是延長信號(hào)的上升時(shí)間并降低電路的運(yùn)行速度。 但是,寄生電感會(huì)削弱旁路電路的作用并降低整個(gè)電源系統(tǒng)的濾波功能。

1 通孔對(duì)阻抗連續(xù)性的影響 根據(jù)通孔存在和通孔不存在時(shí)的TDR(時(shí)域反射儀)曲線,在通孔不存在的情況下確實(shí)發(fā)生明顯的信號(hào)延遲。 在不存在通孔的情況下,向第二測(cè)試孔傳輸信號(hào)的時(shí)間跨度為458ps,而在存在通孔的情況下,向第二測(cè)試孔傳輸信號(hào)的時(shí)間跨度為480ps。因此,通過引線將信號(hào)延遲22ps。

信號(hào)延遲主要由通孔的寄生電容引起,可通過以下公式得出: 在該式中,d 2是指焊盤直徑(mm)在地面上,d 1是指焊盤通孔的直徑(mm),T為PCB板厚度(mm),εr 參考層的介電常數(shù)C到寄生電容( pF)。 在本討論中,通孔的長度為0.96mm,通孔直徑為0.3mm,焊盤的直徑為0.5mm,介電常數(shù)為4.2,涉及上述公式,計(jì)算出的寄生電容約為0.562pF。 對(duì)于電阻為50Ω的信號(hào)傳輸線,此過孔將導(dǎo)致信號(hào)的上升時(shí)間發(fā)生變化,其變化量由以下公式計(jì)算: 根據(jù)上面介紹的公式,由通孔電容引起的上升時(shí)間變化為30.9ps,比測(cè)試結(jié)果(22ps)長9ps,這表明理論結(jié)果和實(shí)際結(jié)果之間確實(shí)存在變化。

總之,通孔寄生電容引起的信號(hào)延遲不是很明顯。 然而,就高速電路設(shè)計(jì)而言,應(yīng)特別注意在跟蹤中應(yīng)用過孔的多層轉(zhuǎn)換。 與寄生電容相比,過孔具有的寄生電感會(huì)導(dǎo)致更多的電路損壞。通孔的寄生電感可以通過以下公式得出: 在該公式中,L表示通孔的寄生電感(nH),h表示通孔的長度(mm),d表示通孔的直徑(mm)。

通孔寄生電感引起的等效阻抗可以通過以下公式計(jì)算得出: 測(cè)試信號(hào)的上升時(shí)間為500ps,等效阻抗為4.28Ω。但是通孔導(dǎo)致的阻抗變化達(dá)到12Ω以上,這表明測(cè)量值與理論計(jì)算值存在極大的差異。 2通孔直徑對(duì)阻抗連續(xù)性的影響根據(jù)一系列實(shí)驗(yàn),可以得出結(jié)論,通孔直徑越大,通孔的不連續(xù)性就越大。 在高頻,高速PCB設(shè)計(jì)過程中,通常將阻抗變化控制在±10%的范圍內(nèi),否則可能會(huì)產(chǎn)生信號(hào)失真。

3焊盤尺寸對(duì)阻抗連續(xù)性的影響寄生電容對(duì)高頻信號(hào)頻帶內(nèi)的諧振點(diǎn)具有極大的影響,帶寬會(huì)隨著寄生電容而發(fā)生偏移。影響寄生電容的主要因素是焊盤尺寸,其對(duì)信號(hào)完整性的影響相同。因此,焊盤直徑越大,阻抗不連續(xù)性就會(huì)越強(qiáng)。 當(dāng)焊盤直徑在0.5mm至1.3mm范圍內(nèi)變化時(shí),由通孔引起的阻抗不連續(xù)性將不斷減小。當(dāng)焊盤尺寸從0.5mm增加到0.7mm時(shí),阻抗將具有相對(duì)較大的變化幅度。隨著焊盤尺寸的不斷增加,通孔阻抗的變化將變得平滑。因此,焊盤直徑越大,通孔引起的阻抗不連續(xù)性越小。

4通過信號(hào)的返回路徑返回信號(hào)流的基本原理是,高速返回信號(hào)電流沿最低電感路徑流動(dòng)。由于PCB板包含一個(gè)以上的接地層,因此返回信號(hào)電流直接沿著信號(hào)線下方最靠近信號(hào)線的接地層的一條路徑流動(dòng)。當(dāng)所有信號(hào)電流從一個(gè)點(diǎn)流到另一點(diǎn)時(shí)都沿著同一平面流動(dòng)時(shí),如果信號(hào)通過通孔從一個(gè)點(diǎn)流到另一個(gè)點(diǎn),那么當(dāng)接地時(shí),返回信號(hào)電流將不會(huì)跳躍。 在高速PCB設(shè)計(jì)中,可以通過信號(hào)電流提供返回路徑,以消除阻抗失配。圍繞過孔,接地過孔可以設(shè)計(jì)成為信號(hào)電流提供返回路徑,并在信號(hào)過孔和接地過孔之間產(chǎn)生電感環(huán)路。即使由于過孔的影響而導(dǎo)致阻抗不連續(xù),電流也將能夠流向電感環(huán)路,從而改善信號(hào)質(zhì)量。

5通孔的信號(hào)完整性S參數(shù)可用于評(píng)估通孔對(duì)信號(hào)完整性的影響,表示通道中所有成分的特性,包括損耗,衰減和反射等。根據(jù)本文利用的一系列實(shí)驗(yàn),表明接地通孔能夠減小傳輸損耗,并且在通孔周圍形成更多的接地通孔,傳輸損耗將更低。通過在過孔周圍添加接地孔可以在一定程度上減少過孔引起的損耗。

6結(jié)論結(jié)論一 通孔引起的阻抗不連續(xù)性受通孔直徑和焊盤尺寸的影響。通孔直徑和焊盤直徑越大,引起的阻抗不連續(xù)性將越嚴(yán)重。通孔引起的阻抗不連續(xù)性通常會(huì)隨著焊盤尺寸的增加而減小。 結(jié)論二 添加接地通孔可以明顯改善通孔阻抗不連續(xù)性,可以將其控制在±10%的范圍內(nèi)。此外,添加接地通孔還可以明顯提高信號(hào)完整性。

原文標(biāo)題:通孔的阻抗控制對(duì)PCB信號(hào)完整性會(huì)觸發(fā)什么樣的影響?

文章出處:【微信公眾號(hào):FPGA設(shè)計(jì)論壇】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

責(zé)任編輯:haq

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 電路
    +關(guān)注

    關(guān)注

    173

    文章

    6058

    瀏覽量

    176998
  • pcb
    pcb
    +關(guān)注

    關(guān)注

    4382

    文章

    23650

    瀏覽量

    418473
  • 電容
    +關(guān)注

    關(guān)注

    100

    文章

    6396

    瀏覽量

    157178
  • 信號(hào)
    +關(guān)注

    關(guān)注

    11

    文章

    2873

    瀏覽量

    79442
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    技術(shù)資訊 I 信號(hào)完整性阻抗匹配的關(guān)系

    本文要點(diǎn)PCB走線和IC走線中的阻抗控制主要著眼于預(yù)防反射。防止互連路徑上發(fā)生反射,可確保功率傳輸至負(fù)載,同時(shí)避免其他信號(hào)完整性問題。使用集
    的頭像 發(fā)表于 09-05 15:19 ?3045次閱讀
    技術(shù)資訊 I <b class='flag-5'>信號(hào)</b><b class='flag-5'>完整性</b>與<b class='flag-5'>阻抗</b>匹配的關(guān)系

    串?dāng)_如何影響信號(hào)完整性和EMI

    歡迎來到 “掌握 PCB 設(shè)計(jì)中的 EMI 控制” 系列的第六篇文章。本文將探討串?dāng)_如何影響信號(hào)完整性和 EMI,并討論在設(shè)計(jì)中解決這一問題的具體措施。
    的頭像 發(fā)表于 08-25 11:06 ?6049次閱讀
    串?dāng)_如何影響<b class='flag-5'>信號(hào)</b><b class='flag-5'>完整性</b>和EMI

    什么是信號(hào)完整性

    電子發(fā)燒友網(wǎng)站提供《什么是信號(hào)完整性?.pdf》資料免費(fèi)下載
    發(fā)表于 07-09 15:10 ?0次下載

    了解信號(hào)完整性的基本原理

    ,設(shè)計(jì)人員必須注意電路板布局并使用適當(dāng)?shù)膶?dǎo)線和連接器,從而最大限度地減少反射、噪聲和串?dāng)_。此外,還必須了解傳輸線、阻抗、回波損耗和共振等基本原理。 本文將介紹討論信號(hào)完整性時(shí)使用的一些術(shù)語,以及設(shè)計(jì)人員需要考慮的問題,然后介紹
    的頭像 發(fā)表于 05-25 11:54 ?698次閱讀
    了解<b class='flag-5'>信號(hào)</b><b class='flag-5'>完整性</b>的基本原理

    受控阻抗布線技術(shù)確保信號(hào)完整性

    核心要點(diǎn)受控阻抗布線通過匹配走線阻抗來防止信號(hào)失真,從而保持信號(hào)完整性。高速PCB設(shè)計(jì)中,元件與
    的頭像 發(fā)表于 04-25 20:16 ?909次閱讀
    受控<b class='flag-5'>阻抗</b>布線技術(shù)確保<b class='flag-5'>信號(hào)</b><b class='flag-5'>完整性</b>

    信號(hào)完整性測(cè)試基礎(chǔ)知識(shí)

    在當(dāng)今快速發(fā)展的數(shù)字時(shí)代,高速傳輸已成為電子設(shè)備的基本要求。隨著數(shù)據(jù)傳輸速率的不斷提升,信號(hào)完整性(Signal Integrity,簡(jiǎn)稱SI)問題變得越來越重要。信號(hào)完整性是高速互連
    的頭像 發(fā)表于 04-24 16:42 ?2997次閱讀
    <b class='flag-5'>信號(hào)</b><b class='flag-5'>完整性</b>測(cè)試基礎(chǔ)知識(shí)

    信號(hào)完整性視角下,SMA插頭PCB連接的原理剖析

    信號(hào)完整性的視角審視,德索精密工業(yè)的SMA插頭在與PCB連接時(shí),憑借合理的阻抗匹配、優(yōu)良的接地設(shè)計(jì)、高效的屏蔽設(shè)計(jì)以及可靠的接觸設(shè)計(jì),全方位確保了
    的頭像 發(fā)表于 04-21 09:40 ?582次閱讀
    <b class='flag-5'>信號(hào)</b><b class='flag-5'>完整性</b>視角下,SMA插頭<b class='flag-5'>PCB</b>連接的原理剖析

    技術(shù)資訊 | 信號(hào)完整性測(cè)試基礎(chǔ)知識(shí)

    本文重點(diǎn)信號(hào)完整性測(cè)試需要從測(cè)試電路板和原型獲取實(shí)驗(yàn)數(shù)據(jù)并加以分析。在理想的工作流程中,還會(huì)仿真信號(hào)完整性指標(biāo),并將其與實(shí)際測(cè)量值進(jìn)行比較。信號(hào)
    的頭像 發(fā)表于 04-11 17:21 ?1756次閱讀
    技術(shù)資訊 | <b class='flag-5'>信號(hào)</b><b class='flag-5'>完整性</b>測(cè)試基礎(chǔ)知識(shí)

    信號(hào)完整性優(yōu)化:捷多邦的5大核心技術(shù)

    完整性的5大核心因素,以及捷多邦如何通過先進(jìn)技術(shù)優(yōu)化這些因素,確保每一塊PCB都達(dá)到最佳性能。 1. 阻抗匹配與反射控制 阻抗不匹配是導(dǎo)致
    的頭像 發(fā)表于 03-21 17:32 ?507次閱讀

    惡劣環(huán)境中的PCB信號(hào)完整性維護(hù)的實(shí)踐建議

    在現(xiàn)代電子設(shè)計(jì)中,PCB信號(hào)完整性是一個(gè)日益受到關(guān)注的話題。隨著物聯(lián)網(wǎng)和人工智能技術(shù)的快速發(fā)展,設(shè)備的小型化與高性能需求常常相互矛盾。芯片越小,操作復(fù)雜越高,隨之而來的電磁干擾問題也
    的頭像 發(fā)表于 01-17 12:31 ?958次閱讀

    PCB信號(hào)完整性探討-PPT

    信號(hào)完整性(Signal lntegrity,SI)包含由于信號(hào)傳輸速率加快而產(chǎn)生的互連、電源、器件等引起的所有信號(hào)質(zhì)量及延時(shí)等問題。 ? ?
    的頭像 發(fā)表于 01-15 11:30 ?855次閱讀
    <b class='flag-5'>PCB</b><b class='flag-5'>信號(hào)</b><b class='flag-5'>完整性</b>探討-PPT

    深度解析:PCB高速信號(hào)傳輸中的阻抗匹配與信號(hào)完整性

    GHz的信號(hào),例如時(shí)鐘信號(hào)。在實(shí)際應(yīng)用中,時(shí)鐘信號(hào)并非理想的方波,而是具有上升和下降時(shí)間的梯形波。這些高頻信號(hào)在傳輸過程中容易出現(xiàn)失真,影響系統(tǒng)的整體性能。因此,保證
    的頭像 發(fā)表于 12-30 09:41 ?989次閱讀

    聽懂什么是信號(hào)完整性

    2024年12月20日14:00-16:00中星聯(lián)華科技將舉辦“高速信號(hào)完整性分析與測(cè)試”-“碼”上行動(dòng)系列線上講堂線上講堂。本期會(huì)議我們將為大家介紹高速串行總線傳輸基本框架,什么是信號(hào)完整性
    的頭像 發(fā)表于 12-15 23:33 ?915次閱讀
    聽懂什么是<b class='flag-5'>信號(hào)</b><b class='flag-5'>完整性</b>

    GND與信號(hào)完整性的關(guān)系

    在現(xiàn)代電子系統(tǒng)中,信號(hào)完整性是設(shè)計(jì)和性能的關(guān)鍵因素。信號(hào)完整性問題可能導(dǎo)致數(shù)據(jù)傳輸錯(cuò)誤、系統(tǒng)性能下降甚至設(shè)備損壞。地線(GND)是電路設(shè)計(jì)中的基本要素,它不僅為電路提供參考電位,還有助
    的頭像 發(fā)表于 11-29 15:17 ?1523次閱讀

    PCB 信號(hào)完整性:電子設(shè)計(jì)的基石解讀

    PCB信號(hào)完整性是指在信號(hào)從發(fā)送端傳輸?shù)浇邮斩说倪^程中,信號(hào)能夠保持其原本的特性,如波形、時(shí)序等不受損害的程度。捷多邦小編今天就與大家分享一
    的頭像 發(fā)表于 11-05 13:48 ?938次閱讀