18video性欧美19sex,欧美高清videosddfsexhd,性少妇videosexfreexxx片中国,激情五月激情综合五月看花,亚洲人成网77777色在线播放

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內(nèi)不再提示

詳細分析Verilog編寫程序測試無符號數(shù)和有符號數(shù)的乘法

FPGA之家 ? 來源:CSDN技術(shù)社區(qū) ? 作者: DengFengLai123 ? 2021-05-02 10:48 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

有符號數(shù)的計算在 Verilog 中是一個很重要的問題(也很容易會被忽視),在使用 Verilog 語言編寫 FIR 濾波器時,需要涉及到有符號數(shù)的加法和乘法,在之前的程序中我把所有的輸入輸出和中間信號都定義成有符號數(shù),這樣在計算時沒有出現(xiàn)問題(實際在之前的程序中遇到了問題,最后濾波結(jié)果不對,博客的程序是已經(jīng)改正過的),下面實際試驗一下 Verilog 的乘法問題;

1. 編寫程序測試無符號數(shù)和有符號數(shù)的乘法

編寫程序如下,其中,乘法的兩個乘數(shù)分別是無符號、有符號的四種組合,輸出的積也是分為無符號和有符號,共計 8 種可能;

module signed_test( input [7:0] data_in_unsigned_1, input [7:0] data_in_unsigned_2,

input signed [7:0] data_in_signed_1, input signed [7:0] data_in_signed_2,

output [15:0] data_out_000, output [15:0] data_out_001, output [15:0] data_out_010, output [15:0] data_out_011,

output signed [15:0] data_out_100, output signed [15:0] data_out_101, output signed [15:0] data_out_110, output signed [15:0] data_out_111 );

//無符號 = 無符號 * 無符號assign data_out_000 = data_in_unsigned_1 * data_in_unsigned_2;//無符號 = 無符號 * 有符號assign data_out_001 = data_in_unsigned_1 * data_in_signed_2;//無符號 = 有符號 * 無符號assign data_out_010 = data_in_signed_1 * data_in_unsigned_2;//無符號 = 有符號 * 有符號assign data_out_011 = data_in_signed_1 * data_in_signed_2;

//有符號 = 無符號 * 無符號assign data_out_100 = data_in_unsigned_1 * data_in_unsigned_2;//有符號 = 無符號 * 有符號assign data_out_101 = data_in_unsigned_1 * data_in_signed_2;//有符號 = 有符號 * 無符號assign data_out_110 = data_in_signed_1 * data_in_unsigned_2;//有符號 = 有符號 * 有符號assign data_out_111 = data_in_signed_1 * data_in_signed_2;

endmodule

生成的 RTL 圖如下:

可以看到,輸出的積和符號無關,有符號數(shù)和無符號數(shù)實際上是同一個數(shù),只看我們怎么定義它,比如乘積是 16 位的二進制 16’b1100_0000_0000_0011,當我們認為它是無符號數(shù)是,最高位的 1 就不是符號位,而是 2^15(2的15次方),這樣這個數(shù)代表的十進制是 2^15 + 2^14 + 2^1 + 2^0 = 49155;

4e28e056-9d13-11eb-8b86-12bb97331649.png

如果把 16 位的二進制 16’b1100_0000_0000_0011 當成是一個有符號數(shù)來看,那么最高位是符號位,且剩下的數(shù)據(jù)時原來的數(shù)據(jù)二進制表示后取反再加1(補碼表示),要計算它對應的十進制數(shù)

(1) 先去掉符號位,保留剩下的 15-bit 的 100_0000_0000_0011;

(2) 把 100_0000_0000_0011 取反,得到 011_1111_1111_1100;

(3) 把 011_1111_1111_1100 的最低位 + 1,得到 011_1111_1111_1101;

(4) 011_1111_1111_1101 按照無符號數(shù)換算成十進制是 16381;

(5) 把最高位符號位加上,0代表正數(shù),1代表負數(shù),所以最后換算是 -16831;

Windows 計算器默認最高位是符號位;

4e3eb69c-9d13-11eb-8b86-12bb97331649.png

測試數(shù)據(jù)如下:

initial begin data_in_unsigned_1 = 8‘hff; //255 data_in_unsigned_2 = 8’hf0; //240 data_in_signed_1 = 8‘hff; //-1 data_in_signed_2 = 8’hf0; //-16 #200; data_in_unsigned_1 = 8‘hff; //255 data_in_unsigned_2 = 8’h0f; //15 data_in_signed_1 = 8‘hff; //-1 data_in_signed_2 = 8’h0f; //15 #200; data_in_unsigned_1 = 8‘d127; //127 data_in_unsigned_2 = 8’d15; //15 data_in_signed_1 = -8‘sd127; //-127,十進制有符號數(shù)賦值,必須要用 sd 表示 data_in_signed_2 = -8’sd15; //-15 #200; data_in_unsigned_1 = 8‘d128; //128 data_in_unsigned_2 = 8’d15; //15 data_in_signed_1 = -8‘sd128; //-128 data_in_signed_2 = -8’sd15; //-15 #200; data_in_unsigned_1 = 8‘d127; //127 data_in_unsigned_2 = 8’d15; //15 data_in_signed_1 = -8‘sd127; //-127 data_in_signed_2 = 8’sd15; //15 #200; data_in_unsigned_1 = 8‘d128; //128 data_in_unsigned_2 = 8’d15; //15 data_in_signed_1 = -8‘sd128; //-128 data_in_signed_2 = 8’sd15; //15 #200; data_in_unsigned_1 = 8‘d127; //127 data_in_unsigned_2 = 8’d15; //15 data_in_signed_1 = 8‘sd127; //127 data_in_signed_2 = -8’sd15; //-15 #200; data_in_unsigned_1 = 8‘d127; //127 data_in_unsigned_2 = 8’d15; //15 data_in_signed_1 = 8‘sd127; //127 data_in_signed_2 = 8’sd15; //15 #200; $stop;end

2. 仿真分析

計算的結(jié)果仿真如下:

4e6ffb26-9d13-11eb-8b86-12bb97331649.png

對上圖分析:

(1) 在 0 ~ 400 ns,仿真中使用十六進制賦值相同的十六進制數(shù)據(jù)給乘數(shù),讓乘數(shù)分別以無符號數(shù)和有符號數(shù)進行讀取,可以看到對 8’hff(對應二進制 8’b1111_1111)以無符號數(shù)讀取時是按照 原碼 讀取,對應十進制 255,以有符號數(shù)讀取時是按照補碼讀取,按照上文所說的去掉符號位后取反、加1再計算十進制得 -1;

(2) 直接賦值十進制數(shù)據(jù),乘數(shù)在以無符號數(shù)讀取時時按照原碼讀取,127就對應 8 位二進制數(shù) 8’b0111_1111,十進制 128 就對應 8 位二進制 8’b1000_0000;而以有符號數(shù)讀取的時候是會直接轉(zhuǎn)換為補碼形式,如 -127,先去掉符號位是 127,對應 7 位二進制數(shù) 7’b111_1111,取反為 7’b000_0000,加 1 為 7’b000_0001,將符號位補回到最高位為 8’b1000_0001;對于 -128 的表示比較特殊,8-bit的二進制數(shù)最高位是符號位,表示正負,剩下的 7-bit 能夠表示的數(shù)的范圍是 0 ~ 127,前面加上 ± 就能表示 -127 ~ 127,其中有 2 個數(shù)很特殊就是 8’b0000_0000 和 8’b1000_0000,按照上面會出現(xiàn) +0 和 -0,為了區(qū)分出這兩個數(shù),前人定義 8’b0000_0000 表示 0,而 8’b1000_0000 表示 -128,這樣不僅能區(qū)分開兩個數(shù),還多表示了一個數(shù) -128(整個計算機體系通用,其他位數(shù)時類似表示一個負數(shù));

4e7a71dc-9d13-11eb-8b86-12bb97331649.png

(3) 實際上,觀察下圖數(shù)據(jù)可以發(fā)現(xiàn),只有data_out_000 和 data_out_111 的數(shù)據(jù)時全部計算正確的,這也符合常理:

無符號 * 無符號 = 無符號;

有符號 * 有符號 = 有符號;

其它的計算為什么會出錯呢?實際上這里遵循一個原則:

如果表達式中有一個無符號數(shù),則所有的操作數(shù)都會被強行轉(zhuǎn)換為無符號數(shù);

這樣也就解釋了 0 ~ 400 ns 時的 data_out_001 和 data_out_010 的計算結(jié)果和 data_out_000 完全一致,它們都是把賦值的 8 位十六進制數(shù)當做無符號數(shù)計算的(這里不存在十進制到二進制原碼、補碼換算的問題,因為給的是十六進制);

當后面設計輸入輸出時,如果是有符號,那么將相關計算的輸入/輸出和中間量都顯式的用 signed 定義;

4ea872a8-9d13-11eb-8b86-12bb97331649.png

3. 有符號數(shù)乘法的另一種計算

前面說的計算時將涉及到的相關量全部定義為有符號數(shù)是一種計算方法,此外,通常情況下可能會定義的無符號數(shù),但是實際傳入的是有符號數(shù),比如下面的輸入和輸出都沒有指定成 signed 有符號數(shù),計算時默認是按照無符號數(shù)計算(實際上我感覺是把讀取到的 8 位二進制數(shù)當做原碼去算),此時若外部傳入的數(shù)據(jù)實際上是有符號數(shù)(比如 FIR 濾波器傳入了正負均有的待濾波信號),那么需要對符號位進行擴展來計算乘法和加法;

module signed_test_2( input [7:0] data_in_1, input [7:0] data_in_2, output [15:0] data_out_1, output [15:0] data_out_2);

對于乘法,需要擴展符號位 到 和積的位數(shù)相等,比如乘數(shù)a為 N-bit,乘數(shù) b 為M-bit,兩個相乘得到 N+M 位數(shù)據(jù),此時需要對 a 擴展 M-bit 到 N+M 位,對 b 擴展 N-bit 到 N+M 位;

下面,使用 位拼接符 { } 來做演示,位拼接符可以按照二進制的位來進行高低位的拼接,假設 data_in_1= 8’b1000_0011,對于 {{8{data_in_1[7]}},data_in_1} 可以這樣理解:

(1) 先看 8{data_in_1[7]},表示取出 8-bit 數(shù)據(jù) data_in_1 的最高位 data_in_1[7],重復 8 次,相當于 { data_in_1[7], data_in_1[7], data_in_1[7], data_in_1[7], data_in_1[7], data_in_1[7], data_in_1[7], data_in_1[7] },即高位擴展 8-bit 的 1

(2) {{8{data_in_1[7]}},data_in_1} 相當于在 data_in_1 的前面補上 8 個 data_in_1[7],即 結(jié)果為 16-bit 的 16’b1111_1111_1000_0011;

//不做符號位擴展,直接相乘assign data_out_1 = data_in_1 * data_in_2;//做符號位擴展,再相乘assign data_out_2 = {{8{data_in_1[7]}},data_in_1} * {{8{data_in_2[7]}},data_in_2};

仿真測試數(shù)據(jù)如下,1 處用十六進制給出數(shù)據(jù),2 處用有符號的十進制賦值,3 處是為了和 2 處對比,看最后賦值是否一樣(看到有博客說 3 的賦值是錯的,所以測試一下);

4eb7e68e-9d13-11eb-8b86-12bb97331649.png

仿真結(jié)果如下,可以看到上圖 2 處和 3 處的賦值在仿真時是同樣的數(shù)據(jù),把所有數(shù)據(jù)都用有符號的十進制數(shù)顯示(右鍵數(shù)據(jù) Radix -》 Signed Decimal);

4ec3fa3c-9d13-11eb-8b86-12bb97331649.png

可以看到,data_out_1的結(jié)果是錯的(沒有補符號位),data_out_2的結(jié)果是對的(補符號位);

4ecead7e-9d13-11eb-8b86-12bb97331649.png

對有符號數(shù)的加法,同樣的,要么相關的運算全部定義成有符號數(shù),要么進行符號位的擴展,對于加法操作,只需要每個被加數(shù)擴展 1 位符號位即可;

除此之外,還可以調(diào)用乘法器的 IP 來代替 乘法符號 *,或者加法器的 IP 來代替 加法符號 +,在 IP 核中配置輸入輸出為有符號數(shù)即可。
編輯:lyn

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 濾波器
    +關注

    關注

    162

    文章

    8218

    瀏覽量

    184275
  • Verilog
    +關注

    關注

    30

    文章

    1369

    瀏覽量

    113791
  • RTL
    RTL
    +關注

    關注

    1

    文章

    393

    瀏覽量

    62169
  • Vivado
    +關注

    關注

    19

    文章

    844

    瀏覽量

    70275

原文標題:Verilog學習筆記——有符號數(shù)的乘法和加法

文章出處:【微信號:zhuyandz,微信公眾號:FPGA之家】歡迎添加關注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    通過內(nèi)聯(lián)匯編調(diào)用乘法指令mulh\\mulhsu\\mulhu

    高32位 mulhsurd, rs1,rs2 將rs1當作符號數(shù),rs2當作符號數(shù)相乘,取高32位 2.由于C語言中的乘法
    發(fā)表于 10-24 06:52

    Verilog實現(xiàn)使用Booth編碼和Wallace樹的定點補碼乘法器原理

    周期乘法器。乘法器,對于符號乘法進行一位符號擴展后統(tǒng)一當作
    發(fā)表于 10-23 08:01

    對于指令集中back2back情況的簡單介紹

    復雜,是因為積的長度是乘數(shù)和被乘數(shù)長度的和。將兩個 32 位數(shù)相乘得到的是 64 位的乘積。為了正確地得到一個符號符號的 64 位積,RISC-V 中帶有四個
    發(fā)表于 10-23 06:52

    蜂鳥乘法器設計分享

    符號數(shù)的運算。蜂鳥中為了保證運算的一致性,統(tǒng)一在操作數(shù)前面補1位符號位,從而將符號數(shù)轉(zhuǎn)化為
    發(fā)表于 10-22 08:21

    Booth編碼的原理及選擇

    Booth提出該算法的初衷是基于當時計算機中的移位運算比加法運算要快這個硬件環(huán)境,其目的是通過移位運算代替部分加法運算來提高乘法運算速度。然而,Booth算法更大的優(yōu)勢在于,它對符號數(shù)
    發(fā)表于 10-22 07:53

    RISC-V M擴展介紹

    寄存器中 mulh rd, rs1, rs2 # 將rs1和rs2的高32位乘積存儲在rd寄存器中 mulhsu rd, rs1, rs2 # 將rs1的符號數(shù)和rs2的符號數(shù)
    發(fā)表于 10-21 06:50

    詳細分析低煙鹵阻燃線載流量

    低煙鹵阻燃線的載流量并無統(tǒng)一固定值,其受線芯截面積、材質(zhì)、絕緣層特性、環(huán)境溫度及敷設條件等多重因素影響。以下是對其載流量的詳細分析: 一、低煙鹵阻燃線的特性 低煙鹵阻燃線是一種環(huán)
    的頭像 發(fā)表于 09-05 10:08 ?260次閱讀

    機房托管費詳細分析

    機房托管費是一個復雜而多變的話題,它受到多種因素的影響,以下是對機房托管費用的詳細分析,主機推薦小編為您整理發(fā)布機房托管費詳細分析。
    的頭像 發(fā)表于 02-28 09:48 ?803次閱讀

    Verilog中signed和$signed()的用法

    1、在verilog中有時會用signed修飾符來修飾定義的數(shù)據(jù),運算的時候也會用$signed()任務來強制轉(zhuǎn)換數(shù)據(jù),那么signed的修飾是為什么呢,是為了區(qū)分符號數(shù)
    的頭像 發(fā)表于 02-17 17:47 ?1049次閱讀
    <b class='flag-5'>Verilog</b>中signed和$signed()的用法

    請問AFE5801 AD轉(zhuǎn)換后數(shù)字信號是用符號數(shù)還是符號數(shù)表示的?

    請問AFE5801 AD轉(zhuǎn)換后數(shù)字信號是用符號數(shù)還是符號數(shù)表示的?。?
    發(fā)表于 02-11 07:18

    adss光纜顏色詳細分析

    過程中的識別,還便于后續(xù)的維護和故障排除。以下是對ADSS光纜顏色的詳細分析: 一、光纖色譜排列 ADSS光纜內(nèi)部的光纖通常按照一定的色譜進行排列,這些色譜包括藍、桔(橙)、綠、棕、灰、白等顏色,具體排列方式可能因光纜的芯數(shù)不同而有所差異。例如: 2~24芯規(guī)格:每管4芯,色譜排列順序
    的頭像 發(fā)表于 01-08 10:47 ?1197次閱讀

    ADS8688分別設置0 to 1.25 × VREF和±1.25 × VREF采樣范圍時,得到的16位數(shù)據(jù)是按照符號數(shù)還是符號數(shù)進行轉(zhuǎn)換?

    請問ADS8688 在分別設置 0 to 1.25 × VREF 和±1.25 × VREF采樣范圍時,得到的16位數(shù)據(jù)是按照符號數(shù)還是符號數(shù)進行轉(zhuǎn)換?兩者一樣嗎?
    發(fā)表于 12-20 08:03

    Verilog 測試平臺設計方法 Verilog FPGA開發(fā)指南

    Verilog測試平臺設計方法是Verilog FPGA開發(fā)中的重要環(huán)節(jié),它用于驗證Verilog設計的正確性和性能。以下是一個詳細
    的頭像 發(fā)表于 12-17 09:50 ?1441次閱讀

     美國站群vps云服務器缺點詳細分析

    美國站群VPS云服務器在提供多項優(yōu)勢的同時,也存在一些缺點。主機推薦小編為您整理發(fā)布美國站群vps云服務器缺點詳細分析。
    的頭像 發(fā)表于 12-12 10:43 ?654次閱讀

    KiCad中不同GND符號的含義及應用

    “ ?對于剛接觸電子設計的小伙伴,經(jīng)常會對原理圖中各種不同樣式的接地(GND)符號搞暈。GND、GNDA、GNDD、大地、機殼地等到底什么區(qū)別?該如何使用呢? ? ” 地的種類 我們先來
    的頭像 發(fā)表于 11-12 12:20 ?6649次閱讀
    KiCad中不同GND<b class='flag-5'>符號</b>的含義及應用