芯片是指內(nèi)含集成電路的硅片，是集成電路經(jīng)過設(shè)計、制造、封裝、測試后的結(jié)果。因此，芯片設(shè)計一般是指以集成電路或者超大型集成電路為目標(biāo)的設(shè)計流程。在過往，芯片的設(shè)計工作主要是一項設(shè)計人員借助工具，憑借經(jīng)驗和知識來完成的艱巨任務(wù)。而現(xiàn)在，EDA工具廠商和芯片設(shè)計公司都在嘗試通過AI取代設(shè)計人員的工作，以此來提升芯片設(shè)計的效率，并減小冗余資源的浪費。

目前，谷歌、三星、英偉達(dá)、Cadence和新思科技都已經(jīng)加入AI設(shè)計芯片的大潮。6月份，谷歌在《自然》雜志上發(fā)表論文表示，該公司新的AI技術(shù)能夠在不到6小時內(nèi)完成人類需幾個月才能完成的芯片設(shè)計工作，并且該技術(shù)已經(jīng)被應(yīng)用于開發(fā)谷歌TPU（Tensor Processing Unit，張量處理單元）。

高級研究科學(xué)家兼高級軟件工程師Anna Goldie 的Azalia Mirhoseini提出了一種神經(jīng)網(wǎng)絡(luò)，該網(wǎng)絡(luò)學(xué)會了進(jìn)行芯片設(shè)計中一個特別耗時的部分——“布局”。據(jù)外媒報道，英偉達(dá)也在通過AI技術(shù)來完成先進(jìn)制程芯片的布局。英偉達(dá)通過NVcell自動化布局器和強(qiáng)化學(xué)習(xí)布局算法完成了對標(biāo)準(zhǔn)單元的自動化布局，并應(yīng)用于3nm和5nm的芯片設(shè)計中。

三星在近期也傳出使用AI技術(shù)設(shè)計芯片的消息。根據(jù)韓國媒體的報道，三星電子正在使用AI技術(shù)設(shè)計其Exynos芯片組，這些芯片組將用在三星和其它廠商的下一代智能手機(jī)當(dāng)中。

在三星的新聞里，新思科技的身影出現(xiàn)了。在該新聞的細(xì)節(jié)中，三星Exynos芯片組的設(shè)計能夠采用AI技術(shù)，還要歸功于新思科技的AI軟件。對此，新思科技首席執(zhí)行官 Aart de Geus表示，使用人工智能，一個結(jié)果可以在幾周內(nèi)實現(xiàn)，而使用合格的工程師則需要幾個月。

三星使用的這款工具名稱為DSO.ai，是新思科技在2020年年初推出的工具方案，目標(biāo)是提供更好、更快、更便宜的半導(dǎo)體產(chǎn)品。DSO.ai解決方案的創(chuàng)新靈感來源于DeepMind的AlphaZero，后者曾在圍棋和象棋領(lǐng)域展現(xiàn)出超過人類的棋力。在設(shè)計細(xì)節(jié)上，DSO.ai采用新思科技研發(fā)團(tuán)隊發(fā)明的尖端機(jī)器學(xué)習(xí)技術(shù)來執(zhí)行大規(guī)模搜索任務(wù)，自主運行成千上萬的探索矢量，并實時獲取千兆字節(jié)的高速設(shè)計分析數(shù)據(jù)。

Linley Group 跟蹤芯片設(shè)計軟件的高級分析師Mike Demler表示，人工智能非常適合在芯片上排列數(shù)十億個晶體管。“它適用于這些已經(jīng)變得非常復(fù)雜的問題，”他說，“它將成為計算工具包的標(biāo)準(zhǔn)部分。”

通過Aart de Geus的描述，我們發(fā)現(xiàn)AI技術(shù)還將被用于減少傳統(tǒng)芯片設(shè)計中為了生產(chǎn)制造而留出來的設(shè)計裕量。設(shè)計裕量也就是設(shè)計人員在將電路放置在芯片上時會留出一定的誤差余量，以預(yù)測制造中的錯誤，例如，可能會擾亂芯片周圍信號的時序。為此，設(shè)計人員會盡量留出誤差容量，以需求芯片的一次性流片成功。 Aart de Geus指出，設(shè)計裕量本質(zhì)上是一種風(fēng)險計算，這對人類來說是一件完全不可能的事情，而機(jī)器將優(yōu)化這些。

作為新思科技的競爭對手，Cadence也在布局AI設(shè)計芯片方向。近日，Cadence發(fā)布了一個類似于DSO.ai 的基于 AI 的優(yōu)化平臺——Cerebrus 集成ML 設(shè)計工具。由于該工具直接集成到Cadence 的workflow ，產(chǎn)品級芯片已經(jīng)與關(guān)鍵合作伙伴合作投入生產(chǎn)，幫助客戶完善性能、功率和面積的PPA設(shè)計。

從當(dāng)前的產(chǎn)業(yè)現(xiàn)狀來看，AI工具主要亮點的工作是布局和布線。在此，引用一段瑞薩電子共享研發(fā)EDA部門數(shù)字設(shè)計技術(shù)部總監(jiān)Satoshi Shibatani評論Cerebrus技術(shù)的話，他表示：“為了使采用最新流程節(jié)點的新產(chǎn)品性能極大化，我們工程團(tuán)隊使用的數(shù)字實現(xiàn)流程必須不斷更新。自動化設(shè)計流程的優(yōu)化，對于在更高產(chǎn)量需求中完成產(chǎn)品開發(fā)，至關(guān)重要。Cerebrus以其創(chuàng)新性的機(jī)器學(xué)習(xí)能力，和Cadence RTL-to-signoff工具，提供了自動化流程優(yōu)化和布局規(guī)劃開發(fā)，將設(shè)計性能提高10%以上。在取得這一成功之后，我們將能夠在最新設(shè)計項目中，采用此新方法來開發(fā)?！?/div>

• 芯片
  芯片

  +關(guān)注

  關(guān)注

  462

  文章

  53250

  瀏覽量

  455319
• AI設(shè)計
  AI設(shè)計

  +關(guān)注

  關(guān)注

  0

  文章

  5

  瀏覽量

  1018