Other Parts Discussed in Post:ADS8688

隨著許多公用事業(yè)公司將關注焦點轉(zhuǎn)向提升電力系統(tǒng)的質(zhì)量和效率，他們也正從傳統(tǒng)電網(wǎng)向更智能的電網(wǎng)轉(zhuǎn)型。這種轉(zhuǎn)型需要在現(xiàn)有的一次設備基礎上添加更多傳感器和通信功能，并安裝二次設備，如保護繼電器、間隔控制器和終端單元，從而保護、控制和監(jiān)控變電站開關站的一次設備。如下圖1所示，二次設備安裝在變電站控制室中的面板內(nèi)。

隨著更多傳感器的連接，數(shù)據(jù)采集（DAQ）功能對于提高電力系統(tǒng)性能至關重要。DAQ系統(tǒng)需要采集多個模擬輸入（電流、電壓、溫度）的數(shù)據(jù)，精確處理采集的樣本，計算電氣參數(shù)，并實時地將這些經(jīng)過處理的參數(shù)傳送到中心位置進行分析。

用于保護、監(jiān)控和測量的AC模擬輸入具有不同的輸入范圍、精度和處理要求。為了優(yōu)化變電站規(guī)模，提升測量精度，提高可靠性和安全性，公用事業(yè)公司和很多大型企業(yè)正從傳統(tǒng)儀表變壓器向非傳統(tǒng)儀表變壓器轉(zhuǎn)變，這就需要額外的硬件和處理。由于設備上集成了更多功能，所需的模擬通道數(shù)量隨之不斷增加，算法也變得越來越復雜，計算電氣參數(shù)的處理要求也越來越高。設計正變得模塊化，也變得更基于應用程序，設計人員正在添加模塊以增加模擬輸入通道的數(shù)量，從而降低復雜性。這些添加的模塊是出于DAQ系統(tǒng)中所需的功能而配置的，以提高性能并提供可擴展性。

在我們過去發(fā)布的題為將多個模數(shù)轉(zhuǎn)換器（ADC）連接到單個處理器以實現(xiàn)電網(wǎng)保護和控制的博文中，討論了接口選擇，并提出了將可編程實時單元和工業(yè)通信子系統(tǒng)（PRU-ICSS）接口作為優(yōu)化設計。在此博文中，我們將討論使用PRU-ICSS將多個ADC連接到單個主處理器的細節(jié)、方法和優(yōu)勢。

查看我們的PRU-ICSS參考設計

采用多個ADC且適用于同步相干DAQ的靈活接口（PRU-ICSS）參考設計

使用PRU-ICSS可以讓設計人員更靈活地選擇基于采樣和處理要求的ADC和處理器。圖2是配有實時協(xié)處理器的通用內(nèi)核框圖。

圖2：配有實時協(xié)處理器的通用內(nèi)核（來源：“確保實時可預測性”第2頁）

帶有串行外圍接口（SPI）的ADC和帶有雙核PRU-ICSS的主處理器簡化了整個系統(tǒng)設計，并提供一個性能提升的成本優(yōu)化系統(tǒng)。

PRU與Sitara?AM335x、AM437x和AM5x處理器中的ARM?內(nèi)核一起部署，實現(xiàn)了低延遲、確定性實時子系統(tǒng)的作用。每個PRU子系統(tǒng)包含兩個200MHz實時內(nèi)核（或PRU），每個內(nèi)核的每個指令周期時間為5ns。不使用帶指令管道的實時內(nèi)核可確保單周期的指令執(zhí)行。帶多位操作指令的PRU小型、確定性指令易于學習和使用。共享內(nèi)存，和專用于每個實時內(nèi)核的指令以及數(shù)據(jù)內(nèi)存，使所有可能在芯片上構(gòu)成系統(tǒng)的實時和通用處理器ARM內(nèi)核之間的程序執(zhí)行變得靈活。

所用的ADC是一個ADS8688，使用單電源的16位8通道非同步采樣多路復用ADC，雙極輸入電壓高達±10.24V，并且集成AFE。它是一個針對低電壓或中電壓保護、監(jiān)控和控制應用（包括DTU/FTU）的成本和性能的優(yōu)化解決方案。在軟件中對使用多路復用ADC時觀察到的通道間采樣延遲進行補償。ADS8688每個通道的數(shù)據(jù)吞吐量為500ksps或62.5ksps，滿足保護、監(jiān)控和控制采樣要求，而且每個周期可以有60-512個樣品。

TI的采用多個ADC且適用于同步相干DAQ的靈活接口（PRU-ICSS）參考設計提供了ADS8688和主處理器AM335X之間的接口，從而捕獲數(shù)據(jù)并執(zhí)行相干采樣。參考設計還具有以下三個關鍵優(yōu)勢：

可擴展性/靈活性：可連接多個ADS8688 16位ADC(6)和帶SPI和獨立可控芯片選擇的48個模擬輸入通道。

性能：通過動態(tài)調(diào)整計時來實現(xiàn)相干采樣，以從ADC中獲取高AC性能。

集成：通過在DAQ系統(tǒng)、工業(yè)以太網(wǎng)接口、信號處理和用戶界面上使用單處理器，降低了形狀系數(shù)和成本。

PRU-ICSS采用了一個增強的通用輸入/輸出（GPIO）模塊，支持直接輸入和直接輸出模式。PRU核寄存器R30用作通用輸出的接口，寄存器R31用作輸入的接口。寫入PRU核的寄存器R30的任何值將在一個周期后輸出到PRU的外部引腳（R30位0對應引腳0，位1對應引腳1，依此類推）。

相反，每當PRU核讀取寄存器R31時，PRU核外部引腳上的值將在一個周期后存儲。引腳0的值存儲在R31位0中，引腳1存儲在R31位1中，依此類推。除了直接輸入和輸出模式，PRU的確定性使其非常適合執(zhí)行與多個ADC通信的同步SPI端口。

PRU-ICSS中的GPIO管腳在所有ADC和處理器之間傳輸數(shù)據(jù)。當PRU-1處理外部數(shù)據(jù)通信時，PRU-0執(zhí)行低級過濾和零交叉檢測。運行實時Linux?的ARM內(nèi)核可以進行數(shù)據(jù)、通信和人機界面（HMI）控制的進一步處理。

為了使用PRU-ICSS實現(xiàn)DAQ系統(tǒng)，所有ADC都被配置為同時采樣相同的通道。參考設計突出了PRU-ICSS通過每個線周期采集640個樣本來處理1536KSPS數(shù)據(jù)速率（每個樣本=16位）的能力。對于50Hz周期，這相當于同時通過6個ADC的每個信道32KSPS（640樣本/周期 * 50Hz * 6 ADCs * 8多路復用通道 = 1,536KSPS）。第二個PRU后處理數(shù)據(jù)以實現(xiàn)相干采樣。

PRU-ICSS為6個TI ADS8688 ADC提供了簡化的同步接口，能夠靈活地通過在指定范圍內(nèi)根據(jù)輸入信號頻率改變芯片選擇計時來調(diào)整采樣率。數(shù)據(jù)可以從所有ADC中捕獲并實時處理。同步SPI數(shù)據(jù)處理發(fā)生在PRU-ICSS中的兩個PRU核中，釋放另一個PRU核來為輸入的信號頻率提供反饋回路（調(diào)整ADC采樣率以實現(xiàn)相干采樣），同時對輸入的ADC數(shù)據(jù)執(zhí)行低級篩選。使用PRU-ICSS進行模擬信號捕獲和處理可減少處理器開銷，并允許執(zhí)行外部通信協(xié)議和圖形顯示。

審核編輯：何安