Other Parts Discussed in Post:MSP430FR2311

MSP430FR2311是一款FRAM數(shù)字控制器，可以實現(xiàn)超低功耗，并且集成了豐富的外設(shè)模塊，可以滿足工業(yè)和消費等多種應(yīng)用。MSP430FR2311中的eUSCI_A0支持UART通訊，本文對此UART模塊的寄存器配置進行了詳細的分析和計算，以幫助工程師對此UART模塊進行深入理解和靈活配置。

UART通訊模塊介紹

UART屬于異步通信模式，MSP430FR2311通過UCA0RXD和UCA0TXD與其它芯片相連，芯片之間并沒有時鐘信號CLK連接。

在工程應(yīng)用中，首先根據(jù)工程需要選擇合適的波特率（Baud Rate），在MSP430FR2311中成為BITCLK，然后選擇UART模塊的時鐘源BRCLK，根據(jù)選擇的波特率和時鐘源頻率，進行合適的寄存器配置，便可實現(xiàn)UART通訊。在MSP430FR2311中，UCA0CTLW0中的UCSSELx用來選擇時鐘源，波特率通過UCOS16, UCBRx, UCBRFx和 UCBRSx來設(shè)定。

低頻波特率配置

如果BRCLK是BITCLK的整數(shù)倍，即BRCLK/BITCLK=N，這時比較容易理解，在UART傳輸時，每個數(shù)據(jù)bit時長包含了N個BRCLK。

但往往BRCLK不是BITCLK的整數(shù)倍，這時要實現(xiàn)UART通訊就需要進行合適的調(diào)制（modulation），以避免累積誤差導(dǎo)致UART通訊失敗。在MSP430FR2311中，UCBRSx用來實現(xiàn)合理調(diào)制。

以傳輸一個8bit數(shù)據(jù)為例，在發(fā)送的bit位中包含start bit，8bit數(shù)據(jù)，parity bit和stop bit。

在SLAA049中，用圖標明了UCBRSx的modulation模式，如圖二所示，它是以8bit為一個循環(huán)進行調(diào)制。

以時鐘源頻率BRCLK 32768Hz，波特率BITCLK 2400Hz為例，32768/2400=13.6533，所以UCOS16=0，UCBRx=13，modulation的作用主要是用來消除累積誤差，所以如下表所示，當(dāng)累積誤差大于等于0.5時，UCBRSx對應(yīng)的位置1，否則清零。經(jīng)過計算，UCBRSx=0xB6.

表1 UCBRSx的生成說明

所以調(diào)制后的Timing如圖3所示，圖中13代表13個BRCLK時長，14代表14個BRCLK時長。

再以時鐘源頻率BRCLK 1048576Hz，波特率BITCLK 115200為例，1048576/115200=9.1022，所以UCOS16=0，UCBRx=9，對于m5,雖然小數(shù)部分大于0.5，但是由于在m4的位置已經(jīng)增加了1個BRCLK的時長，所以需要小數(shù)部分累積到大于1.5后，UCBRSx的位才會設(shè)置為1。經(jīng)過計算，UCBRSx=0x08.

表2 UCBRSx的生成說明

MSP430FR2311 User’s Guide中提供了UCBRSx的調(diào)制數(shù)據(jù)，方便快速獲得正確的UCBRSx值。如圖4所示。

高頻波特率配置

MSP430FR2311中包含了一個過采樣波特率模式（oversampling baud-rate mode），用來支持高頻時鐘源。UCA0MCTLW中UCOS16用來使能過采樣波特率模式。當(dāng)UCOS16=1時，過采樣波特率模式使能，此時UCBRx中1對應(yīng)16個BRCLK時長，UCBRFx中1對應(yīng)1個BRCLK時長。

以時鐘源頻率BRCLK 4000000Hz，波特率BITCLK 57600為例，4000000/57600=69.4444，再將69除以16，商為4，余數(shù)為5，所以UCOS16=1，UCBRx=4，UCBRFx=5. UCBRSx的設(shè)置如前面的討論，不再贅述，UCBRSx=0x55.

在過采樣波特率模式中，數(shù)值判定（majority votes）時，總是以1/16的數(shù)據(jù)bit時長（1/BITCLK）來分段。MSP430FR2311 User Guide中提供了UCBRFx的調(diào)制表格，如表3所示。

審核編輯：何安