文章首發(fā)于發(fā)改委旗下《中國(guó)戰(zhàn)略新興產(chǎn)業(yè)雜志》，雜志由中華人民共和國(guó)國(guó)家發(fā)展和改革委員會(huì)主管、中國(guó)發(fā)展改革報(bào)社主辦，是目前唯一面向我國(guó)戰(zhàn)略性新興產(chǎn)業(yè)的中央級(jí)權(quán)威期刊。

前言

從70年代至今，芯片設(shè)計(jì)工具經(jīng)歷了計(jì)算機(jī)輔助設(shè)計(jì)(Computer-aided design，CAD)、計(jì)算機(jī)輔助工程(Computer-aided engineering，CAE)和EDA(Electronic Design Automation)三個(gè)階段。

但近年來(lái)，芯片設(shè)計(jì)、驗(yàn)證的復(fù)雜度和成本急速上升，現(xiàn)有EDA的發(fā)展速度越來(lái)越來(lái)越跟不上芯片設(shè)計(jì)規(guī)模和需求的快速增長(zhǎng)，且面臨著種種技術(shù)挑戰(zhàn)。因此，芯華章攜手生態(tài)合作伙伴共同研討，率先提出并明確了未來(lái)5-15年達(dá)到EDA 2.0的發(fā)展目標(biāo)，主要包括開放和標(biāo)準(zhǔn)化、自動(dòng)和智能化、平臺(tái)和服務(wù)化這三個(gè)大的方向，其中也特別提出了智能化驗(yàn)證平臺(tái)的概念，這個(gè)概念與芯片的前端驗(yàn)證有很多的聯(lián)系。

芯片前端設(shè)計(jì)，主要指芯片設(shè)計(jì)里的功能實(shí)現(xiàn)過(guò)程。這個(gè)實(shí)現(xiàn)過(guò)程中的各種測(cè)試和確認(rèn)，就是前端驗(yàn)證。隨著芯片越來(lái)越復(fù)雜，驗(yàn)證的工作量逐漸超過(guò)了設(shè)計(jì)的工作量，當(dāng)前無(wú)論是投入的人力或時(shí)間，芯片實(shí)現(xiàn)流程中驗(yàn)證工作都占最高比例。因此高質(zhì)量的前端驗(yàn)證工具，對(duì)芯片設(shè)計(jì)非常重要。 當(dāng)前芯片驗(yàn)證工具的市場(chǎng)，主要由Synopsys、Cadence和SiemensEDA(原Mentor)三家國(guó)外EDA廠商占領(lǐng)，特別是Synopsys和Cadence，都有自己完整的全套前端驗(yàn)證軟硬件工具集。前端驗(yàn)證工具的全球市場(chǎng)規(guī)模大約為每年15-25億美元，約占整個(gè)EDA市場(chǎng)的15-20%。

本文重點(diǎn)面向“工具平臺(tái)化”目標(biāo)，聚焦到芯片設(shè)計(jì)的前端驗(yàn)證環(huán)節(jié)，從驗(yàn)證的核心目的、常用工具出發(fā)，分析在哪些方面可以從“驗(yàn)證工具”發(fā)展為“驗(yàn)證平臺(tái)”，提高驗(yàn)證效率，為芯片設(shè)計(jì)客戶提供更多的價(jià)值。

前端設(shè)計(jì)驗(yàn)證的目的和指標(biāo)

芯片設(shè)計(jì)的前端部分，最簡(jiǎn)化流程只需要邏輯描述(寫RTL級(jí)代碼)和邏輯綜合兩步，就可以生成前端網(wǎng)表(netlist)，完成設(shè)計(jì)過(guò)程。但是，如此復(fù)雜的硬件芯片邏輯，很難保證邏輯完全正確，也需要確認(rèn)軟硬件能正確配合。

因此，芯片的前端設(shè)計(jì)投入，大部分都花在前端設(shè)計(jì)驗(yàn)證(簡(jiǎn)稱前端驗(yàn)證)上，這已經(jīng)成為當(dāng)下整個(gè)芯片設(shè)計(jì)流程中的最大最耗時(shí)間的瓶頸。同時(shí)，越來(lái)越激烈的市場(chǎng)競(jìng)爭(zhēng)和越來(lái)越短的創(chuàng)新周期要求芯片盡量縮短驗(yàn)證時(shí)間，越來(lái)越高的制造成本又要求盡量提高驗(yàn)證質(zhì)量。

前端驗(yàn)證的主要目的是盡可能短的時(shí)間內(nèi)，確保設(shè)計(jì)的邏輯功能正確性和完備性。這種正確性和完備性是如何衡量的?當(dāng)前的芯片前端驗(yàn)證，已經(jīng)逐漸形成了覆蓋率驅(qū)動(dòng)的驗(yàn)證流程和評(píng)價(jià)指標(biāo)，包括：

功能覆蓋率

檢查硬件邏輯實(shí)現(xiàn)和軟硬件集成系統(tǒng)已經(jīng)是否達(dá)到了應(yīng)用系統(tǒng)的全部目標(biāo)功能。

斷言覆蓋率

斷言覆蓋率與功能覆蓋率有重合之處，但也有區(qū)別，主要目的是檢查邏輯實(shí)現(xiàn)是否達(dá)標(biāo)和有沒有超出設(shè)計(jì)目標(biāo)之外的錯(cuò)誤行為。

代碼覆蓋率

檢查邏輯實(shí)現(xiàn)有沒有可觸發(fā)但沒有測(cè)試過(guò)的代碼行、分支、條件，或不可觸發(fā)的冗余代碼。

故障覆蓋率

針對(duì)特定類型的芯片如車規(guī)芯片，對(duì)功能安全要求比較高，還有故障注入測(cè)試和故障覆蓋率的概念。目的是檢查如果出現(xiàn)某些特定物理錯(cuò)誤是否會(huì)導(dǎo)致系統(tǒng)發(fā)生不可接受的后果。

除了可以由工具自動(dòng)完成的語(yǔ)法檢查等基本檢查外，上面的四種覆蓋率指標(biāo)其實(shí)是測(cè)試了“我想要的”、“我想到的”、“我沒想到的”和“我不想要的”這四個(gè)層次，達(dá)到比較完備的功能性驗(yàn)證目的。

前端設(shè)計(jì)驗(yàn)證的方法和工具

01 基于仿真模擬的方法和工具

仿真模擬驗(yàn)證的方法，首先將輸入場(chǎng)景利用軟件的方法模型化，或者直接運(yùn)行目標(biāo)硬件上的軟件，從而模型或目標(biāo)軟件產(chǎn)生測(cè)試激勵(lì)，測(cè)試激勵(lì)輸入給運(yùn)行在EDA仿真工具內(nèi)的芯片設(shè)計(jì)。簡(jiǎn)單來(lái)說(shuō)，就是將輸入驅(qū)動(dòng)給設(shè)計(jì)，驗(yàn)證這邊根據(jù)具體的功能，也抽象的描述其功能以及預(yù)期結(jié)果，最后根據(jù)模型預(yù)期結(jié)果和設(shè)計(jì)輸出結(jié)果統(tǒng)計(jì)前面提到三種覆蓋率指標(biāo)。 如下圖里的高層次測(cè)試用例既可以是UVM事務(wù)級(jí)模型，也可以是CPU上運(yùn)行的軟件產(chǎn)生的場(chǎng)景數(shù)據(jù)，最終經(jīng)過(guò)UVM等事務(wù)級(jí)測(cè)試環(huán)境轉(zhuǎn)化為信號(hào)激勵(lì)給DUT(待測(cè)設(shè)計(jì)，Device Under Test)。

前端的仿真模擬驗(yàn)證工具，根據(jù)仿真原理的區(qū)別，一般分為軟件仿真工具、FPGA原型仿真工具、硬件仿真工具。

? 軟件仿真也叫邏輯仿真，在主機(jī)(一般為x86)上通過(guò)CPU軟件去仿真設(shè)計(jì)電路的行為，對(duì)模塊級(jí)電路的編譯速度快但仿真速度很慢，調(diào)試性能好。

? FPGA原型仿真基于高性能FPGA芯片和專用軟件工具組成，由于FPGA芯片內(nèi)部電路可重構(gòu)的特點(diǎn)幾乎可以完全映射芯片的邏輯設(shè)計(jì)，又有高性能芯片高速并行的特性，因此基于FPGA原型工具的仿真性能是最高的，對(duì)由真實(shí)軟件驅(qū)動(dòng)的SoC級(jí)軟硬件協(xié)同仿真特別重要。

? 硬件仿真工具基于硬件平臺(tái)和專用軟件工具，其核心硬件有基于FPGA的也有基于專用ASIC芯片的，與FPGA原型仿真工具的主要區(qū)別在于硬件仿真保證了更高的可調(diào)試性和更大的設(shè)計(jì)規(guī)模，但性能不如FPGA原型仿真。除了RTL仿真調(diào)試之外，硬件仿真與FPGA原型工具一樣經(jīng)常用于軟硬件系統(tǒng)集成驗(yàn)證。

此外，近年來(lái)基于Accellera PSS(Portable Stimulus Standard)標(biāo)準(zhǔn)和高級(jí)語(yǔ)言建模的智能激勵(lì)生成工具，可以高效地針對(duì)特定驗(yàn)證場(chǎng)景自動(dòng)產(chǎn)生測(cè)試用例。針對(duì)不同的驗(yàn)證平臺(tái)和驗(yàn)證層級(jí)，PSS工具可以生成不同形態(tài)、適配多種驗(yàn)證環(huán)境的測(cè)試用例，配合各種仿真模擬工具進(jìn)行芯片驗(yàn)證。

02 形式驗(yàn)證的方法和工具

形式驗(yàn)證是仿真模擬驗(yàn)證的一種補(bǔ)充，是從數(shù)學(xué)上完備地證明設(shè)計(jì)實(shí)現(xiàn)方案是否滿足了設(shè)計(jì)規(guī)范所描述的功能。其采用基于模型的數(shù)學(xué)求解方法，針對(duì)用戶提供的斷言和屬性，面向目標(biāo)設(shè)計(jì)所有可能的輸入來(lái)進(jìn)行證明，確定該設(shè)計(jì)是否與給定的規(guī)范功能一致，從而避免在一個(gè)極大輸入范圍內(nèi)做無(wú)數(shù)次仿真模擬，針對(duì)被測(cè)模塊直接給出完備的功能和代碼覆蓋率結(jié)論，提升驗(yàn)證的可靠性和效率。

形式驗(yàn)證方法對(duì)應(yīng)的工具一般就是支持模型檢查(model checking)的專用形式驗(yàn)證工具，其應(yīng)用流程包括設(shè)計(jì)模型化、模型和解空間分析、模型求解、反例輸出等，最后要么證明設(shè)計(jì)是正確的，要么給出能證明設(shè)計(jì)出錯(cuò)的輸入用例。

03 分析和調(diào)試的工具

同時(shí)，驗(yàn)證過(guò)程中驗(yàn)證工程師還需要對(duì)設(shè)計(jì)和驗(yàn)證進(jìn)行調(diào)試的手段，這包括了電路、波形和代碼查看、覆蓋率跟蹤分析、仿真流程分析、高層次協(xié)議分析等功能，業(yè)界也有多種相關(guān)的驗(yàn)證調(diào)試工具。

前端驗(yàn)證工具的統(tǒng)一和平臺(tái)化

前面提到的五種前端驗(yàn)證工具，其共同的驗(yàn)證目標(biāo)都是前文提到的幾種覆蓋率，驗(yàn)證過(guò)程中也都要給工程師提供調(diào)試的手段和驗(yàn)證流程的控制?；谶@些共同的目標(biāo)、技術(shù)和方法，我們可以想到，多種驗(yàn)證工具可以提取共同點(diǎn)、協(xié)同工作、規(guī)范流程，形成一個(gè)統(tǒng)一的驗(yàn)證平臺(tái)。 統(tǒng)一的驗(yàn)證平臺(tái)，其統(tǒng)一性體現(xiàn)在功能模塊、數(shù)據(jù)和流程這三個(gè)方面。具體可以列為如下幾點(diǎn)：

統(tǒng)一的前端代碼解析

從用戶的RTL級(jí)設(shè)計(jì)代碼出發(fā)，要經(jīng)過(guò)解析、編譯、優(yōu)化、映射等步驟，其中前端的解析、編譯和部分優(yōu)化步驟是與具體運(yùn)行的硬件無(wú)關(guān)的，這部分模塊可以在各驗(yàn)證工具間共享，實(shí)現(xiàn)算法、中間數(shù)據(jù)和變量命名的統(tǒng)一，這對(duì)EDA產(chǎn)品開發(fā)和客戶調(diào)試都有很大的便利。

統(tǒng)一的覆蓋率數(shù)據(jù)庫(kù)

無(wú)論是軟件還是硬件仿真，包括形式化驗(yàn)證，都可以輸出對(duì)應(yīng)測(cè)試模塊覆蓋率的數(shù)據(jù)，這些交叉數(shù)據(jù)必須統(tǒng)一到一個(gè)最終的覆蓋率數(shù)據(jù)庫(kù)和訪問接口中，在各工具間共享，才能制定高效的測(cè)試計(jì)劃，避免重復(fù)測(cè)試。Accellera組織曾發(fā)布過(guò)UCIS (Unified Coverage Interoperability Standard)這個(gè)覆蓋率數(shù)據(jù)交換標(biāo)準(zhǔn)，統(tǒng)一的驗(yàn)證平臺(tái)應(yīng)該支持這樣的標(biāo)準(zhǔn)化接口，并在各驗(yàn)證工具間統(tǒng)一數(shù)據(jù)格式。

統(tǒng)一的仿真波形數(shù)據(jù)庫(kù)

類似于覆蓋率數(shù)據(jù)庫(kù)，各種工具仿真的波形結(jié)果，也需要有統(tǒng)一的數(shù)據(jù)庫(kù)格式，方便各種工具協(xié)同。目前除了IEEE1364標(biāo)準(zhǔn)中規(guī)定的開放數(shù)據(jù)格式VCD之外，Synopsys公司的FSDB私有壓縮格式數(shù)據(jù)庫(kù)也是常見的波形格式。未來(lái)國(guó)產(chǎn)EDA行業(yè)一定會(huì)出現(xiàn)更開放性能更好的統(tǒng)一波形數(shù)據(jù)格式。

統(tǒng)一的智能調(diào)試系統(tǒng)

各種驗(yàn)證工具的仿真和求解結(jié)果，都只是龐雜的驗(yàn)證數(shù)據(jù)庫(kù)，需要給用戶提供統(tǒng)一的界面和接口進(jìn)行設(shè)計(jì)調(diào)試。這種調(diào)試包括查看波形、電路、代碼覆蓋率和功耗等各種數(shù)據(jù)，并支持用戶以靈活的條件組合展示數(shù)據(jù)，實(shí)現(xiàn)智能化分析和追蹤設(shè)計(jì)錯(cuò)誤。以不同方式對(duì)多種工具收集到的驗(yàn)證數(shù)據(jù)進(jìn)行深度數(shù)據(jù)挖掘，形成一個(gè)統(tǒng)一的智能調(diào)試系統(tǒng)，輔助加快設(shè)計(jì)流程。

統(tǒng)一的計(jì)算任務(wù)管理和計(jì)算資源調(diào)度

前端驗(yàn)證無(wú)論是基于仿真還是基于形式化模型，其本質(zhì)都是大量的計(jì)算任務(wù)，底層需要各種計(jì)算資源(CPU, GPU, FPGA, memory)的支持。這些任務(wù)管理和資源管理，如果采用統(tǒng)一的調(diào)度器和資源管理器，不僅可以提高資源利用效率，提高驗(yàn)證的自動(dòng)化流程，也能更好地利用云計(jì)算平臺(tái)的海量彈性資源。

驗(yàn)證工具之間的深度協(xié)同和流程自動(dòng)化

由于仿真目標(biāo)一致性和技術(shù)實(shí)現(xiàn)的相似性，各驗(yàn)證工具也可以基于統(tǒng)一的驗(yàn)證平臺(tái)實(shí)現(xiàn)多種互相協(xié)同，以及實(shí)現(xiàn)自動(dòng)化的工作流程，這包括但不限于：

?軟件仿真與硬件仿真的協(xié)同和加速

?硬件仿真和FPGA原型的數(shù)據(jù)、模型、接口復(fù)用

?PSS工具自動(dòng)生成激勵(lì)并自動(dòng)輸出給仿真工具

?形式化驗(yàn)證的覆蓋率結(jié)果自動(dòng)替代非必要的仿真用例

?PSS、軟件仿真及調(diào)試工具協(xié)同，形成低功耗測(cè)試、驗(yàn)證和分析方案

統(tǒng)一化的驗(yàn)證平臺(tái)，不僅僅是五種驗(yàn)證工具的聯(lián)合使用，它成為了更強(qiáng)大的驗(yàn)證工具，給用戶帶來(lái)更好的易用性、更高的驗(yàn)證效率、更自動(dòng)化的使用流程、更智能的驗(yàn)證方案。同時(shí)，統(tǒng)一驗(yàn)證平臺(tái)的模塊重用、模塊開放和接口開放，也給驗(yàn)證工具廠商甚至整個(gè)EDA行業(yè)減少了重復(fù)造輪子的工作。

從當(dāng)前的EDA工具市場(chǎng)看，處于領(lǐng)先地位的幾家國(guó)外EDA廠商已經(jīng)初步啟動(dòng)了前端驗(yàn)證工具的協(xié)同，在最近幾年紛紛推出了“驗(yàn)證平臺(tái)”的概念，特別是在同一公司內(nèi)的工具之間共享覆蓋率和波形數(shù)據(jù)方面。

但是幾大EDA廠商之間的數(shù)據(jù)協(xié)同還基本不存在，同時(shí)在更高層次的流程、任務(wù)、資源管理的統(tǒng)一性上還有所欠缺。國(guó)產(chǎn)EDA工具方面，目前只有芯華章科技專注在前端數(shù)字驗(yàn)證全流程工具和平臺(tái)，也推出了國(guó)產(chǎn)化統(tǒng)一驗(yàn)證平臺(tái)。

總結(jié)

EDA是一個(gè)寬泛的概念，對(duì)應(yīng)了非常長(zhǎng)的工具鏈和產(chǎn)業(yè)鏈，這個(gè)鏈條上的每個(gè)主要環(huán)節(jié)都有自己的特點(diǎn)和需求。國(guó)產(chǎn)EDA要達(dá)到盡快發(fā)展、追趕先進(jìn)水平的目的，就要對(duì)EDA的每一個(gè)環(huán)節(jié)進(jìn)行深耕，彌補(bǔ)不足，發(fā)揮優(yōu)勢(shì)。

本文通過(guò)對(duì)EDA流程中前端驗(yàn)證環(huán)節(jié)的總結(jié)、分析，提出了前端驗(yàn)證工具統(tǒng)一為前端驗(yàn)證平臺(tái)的一些具體融合路徑，以及統(tǒng)一驗(yàn)證平臺(tái)給芯片設(shè)計(jì)行業(yè)帶來(lái)的額外價(jià)值。這既展現(xiàn)了芯華章等國(guó)產(chǎn)驗(yàn)證工具廠商對(duì)產(chǎn)業(yè)的經(jīng)驗(yàn)和理解，也希望能拋磚引玉，促進(jìn)國(guó)內(nèi)EDA產(chǎn)業(yè)共同求索，促進(jìn)融合和開放，滿足后摩爾時(shí)代的芯片設(shè)計(jì)和驗(yàn)證要求。

作者簡(jiǎn)介

楊曄 芯華章科技產(chǎn)品和市場(chǎng)規(guī)劃總監(jiān)

楊曄現(xiàn)任芯華章科技產(chǎn)品和業(yè)務(wù)規(guī)劃總監(jiān)，他在各類型 CPU 與DSP 相關(guān)領(lǐng)域擁有超過(guò) 20 年的經(jīng)驗(yàn)，包括系統(tǒng)級(jí)處理器仿真與原型設(shè)計(jì)、操作系統(tǒng)內(nèi)核和驅(qū)動(dòng)程序、異構(gòu)以及基于云端的AI芯片設(shè)計(jì)。他在軟硬件協(xié)同設(shè)計(jì)的豐富實(shí)戰(zhàn)經(jīng)驗(yàn)將為EDA產(chǎn)品和市場(chǎng)帶來(lái)更多技術(shù)創(chuàng)新。在加入芯華章之前，他曾就職于英特爾、新思科技與思華科技等公司，在系統(tǒng)級(jí)設(shè)計(jì)和片上系統(tǒng)(SoC)設(shè)計(jì)、仿真、優(yōu)化方面有著深刻的洞察，致力于幫助客戶設(shè)計(jì)出更好的產(chǎn)品。

楊曄同時(shí)擁有物理學(xué)學(xué)士學(xué)位、計(jì)算機(jī)科學(xué)碩士學(xué)位與工商管理碩士學(xué)位。

原文標(biāo)題：面向后摩爾時(shí)代的EDA驗(yàn)證平臺(tái)

文章出處：【微信公眾號(hào)：芯華章科技】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

審核編輯:湯梓紅