18video性欧美19sex,欧美高清videosddfsexhd,性少妇videosexfreexxx片中国,激情五月激情综合五月看花,亚洲人成网77777色在线播放

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

關(guān)于Xilinx的工具報(bào)告

C29F_xilinx_inc ? 來源:賽靈思 ? 作者:賽靈思 ? 2022-02-16 16:21 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

工具報(bào)告概述

FPGA綜合和物理實(shí)現(xiàn)工具產(chǎn)生許多種報(bào)告,包含了錯(cuò)誤和警告、邏輯利用、設(shè)計(jì)頻率、時(shí)序、時(shí)鐘等信息。需要設(shè)計(jì)者了解大量有關(guān)設(shè)計(jì)工具的知識才能閱讀報(bào)告,以及迅速找到所需信息。Xilinx 和其他 FPGA 設(shè)計(jì)工具還能將報(bào)告中的一些最重要和最常用的信息用圖形顯示出來,但這些內(nèi)容還不足夠用于分析。

很多報(bào)告的結(jié)構(gòu)都是一致的,都由多個(gè)部分組成,每個(gè)部分包含了特定類型的信息。例如,有的報(bào)告顯示錯(cuò)誤、警告、1O特性、層次化利用。

報(bào)告

報(bào)告名稱:XST 綜合報(bào)告

工具:Xilinx XST

文件擴(kuò)展名:.srp、.syr

XST綜合報(bào)告句含有關(guān)綜合洗項(xiàng)、HDL和低級綜合、設(shè)計(jì)總結(jié)、邏輯利用和性能估計(jì)的信息。

報(bào)告名稱: 轉(zhuǎn)換報(bào)告

工具:NGDBUILD

文件擴(kuò)展名:bld

轉(zhuǎn)換報(bào)告包含有關(guān)NDGBUILD 運(yùn)行的信息,包括用戶自定義約束、分區(qū)實(shí)現(xiàn)。

報(bào)告名稱:映射報(bào)告

工具:MAP

文件擴(kuò)展名:mrp

映射報(bào)告包含有關(guān)映射的信息:設(shè)計(jì)總結(jié)、邏輯刪除、IO特性、層次化的邏輯利用和其他幾個(gè)部分。

默認(rèn)情況下,映射報(bào)告中只包含基本信息。使用-detail MAP選項(xiàng)允許查看完整報(bào)告。

報(bào)告名稱:物理綜合

工具:MAP

文件擴(kuò)展名: .psr

物理綜合報(bào)告文件包含有關(guān)負(fù)責(zé)不同時(shí)序和區(qū)域優(yōu)化的映射選項(xiàng)信息:全局優(yōu)化(-global_opt)、重定時(shí)(-retiming)、等效寄存器移除(-equivalent_registerremoval)、組合邏輯優(yōu)化(-logic_opt)、寄存器復(fù)制(-register_dupllication) 及電源細(xì)粒度邏輯時(shí)鐘門控優(yōu)化(-power)。

報(bào)告名稱:物理約束報(bào)告

工具:MAP

文件擴(kuò)展名:.pcf

物理約束報(bào)告包含設(shè)計(jì)輸人期間確定的及用戶增加的所有物理約束。

報(bào)告名稱:布局布線報(bào)告

工具:PAR

文件擴(kuò)展名:.par

布局布線報(bào)告包含關(guān)于PAR運(yùn)行的不同信息:命令行選項(xiàng)、設(shè)計(jì)利用和性能總結(jié)、詳細(xì)時(shí)鐘資源報(bào)告及分區(qū)實(shí)現(xiàn)情況。

報(bào)告名稱:焊盤報(bào)告

工具: PAR

文件擴(kuò)展名: . pad

焊盤報(bào)告包含設(shè)計(jì)中使用的所有IO元件列表、與這些IO相關(guān)的FPGA引腳和特征,例如方向、IO標(biāo)準(zhǔn)、偏移速率和驅(qū)動器強(qiáng)度。

報(bào)告名稱:未布線信號報(bào)告

工具: PAR

文件擴(kuò)展名: . unroutes

未布線信號報(bào)告包含不能被布局布線( PAR )的信號列表。報(bào)告中出現(xiàn)任何信號都表明設(shè)計(jì)發(fā)生了錯(cuò)誤。

報(bào)告名稱:設(shè)計(jì)規(guī)則檢查報(bào)告

工具: BITGEN

文件擴(kuò)展名: . drc

設(shè)計(jì)規(guī)則檢查報(bào)告包含各種由BITGEN執(zhí)行的設(shè)計(jì)規(guī)則檢查(DRC)結(jié)果。DRC可以通過指定-d( no DRC) BITGEN命令行選項(xiàng)來禁用。

報(bào)告名稱:比特流生成報(bào)告

工具: BITGEN

文件擴(kuò)展名:bgn

比特流生成報(bào)告包含BITGEN期間使用的信息選項(xiàng)及整個(gè)運(yùn)行結(jié)果。

報(bào)告名稱:時(shí)序報(bào)告

工具: Xilinx TRCE

文件擴(kuò)展名:、.twr、.twx

報(bào)告名稱:時(shí)序約束相互作用的報(bào)告

工具: TRCE

文件擴(kuò)展名: . tsi

持續(xù)關(guān)注,時(shí)序報(bào)告在后續(xù)將有較詳細(xì)的描述。

許多報(bào)告包含了重疊或補(bǔ)充信息。下面是按提供信息類型組織的報(bào)告列表。

邏輯利用

在FPGA編譯過程中,有幾個(gè)報(bào)告涉及邏輯利用。

綜合報(bào)告(. syr、. srp)包含邏輯利用的估計(jì)信息,并不包括翻譯階段增加的IP核,以及此前MAP期間執(zhí)行的邏輯優(yōu)化。

映射報(bào)告(. mrp) 提供整個(gè)設(shè)計(jì)的布局后邏輯利用及單個(gè)模塊利用劃分( break down)。

布局布線報(bào)告(. par)提供最準(zhǔn)確的布線后的邏輯利用信息。

時(shí)序

綜合(. syr、.srp)和映射(. mrp)報(bào)告包含在邏輯級進(jìn)行的時(shí)序信息估計(jì)。

完整的時(shí)序信息產(chǎn)生于布局布線之后。布局布線報(bào)告(. par)包含完整的時(shí)序信息。

TRCE靜態(tài)時(shí)序分析報(bào)告(.twr, .twx)包含由信號、端點(diǎn)、時(shí)鐘或時(shí)序組合構(gòu)成的詳細(xì)時(shí)序信息

IO信息

映射報(bào)告(.mrp)提供布局后關(guān)于IO性能的信息。該報(bào)告不包含任何布線信息。

焊盤報(bào)告(.pad)包含完整的布線后的IO信息。

時(shí)鐘

綜合報(bào)告(. syr、. srp)提供了有關(guān)設(shè)計(jì)時(shí)鐘與時(shí)鐘負(fù)載(時(shí)鐘驅(qū)動寄存器的個(gè)數(shù))的基本信息。

映射報(bào)告(. mrp)包含有關(guān)時(shí)鐘資源的使用信息,例如MMCM和全局緩沖區(qū)。它還提供了有關(guān)控制集( control set) 的詳細(xì)信息,所謂控制集是指時(shí)鐘、復(fù)位、時(shí)鐘使能及邏輯預(yù)置計(jì)數(shù)的組合。

布局布線報(bào)告(.par)提供了設(shè)計(jì)中每個(gè)時(shí)鐘的詳細(xì)時(shí)序信息:擺幅(skew)、最大延遲、滿足或不滿足時(shí)序( positive or negative slack) 及時(shí)序錯(cuò)誤總結(jié)。

TRCE時(shí)序報(bào)告(.twr、.twx)包含最完整、最詳細(xì)的時(shí)序信息。

審核編輯:符乾江

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報(bào)投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1650

    文章

    22217

    瀏覽量

    627903
  • Xilinx
    +關(guān)注

    關(guān)注

    73

    文章

    2190

    瀏覽量

    129193
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點(diǎn)推薦

    Keil 項(xiàng)目在構(gòu)建目標(biāo) software 時(shí),F(xiàn)CARM 工具報(bào)錯(cuò)

    使用工具搜索問題,Keil 項(xiàng)目 在構(gòu)建目標(biāo) software 時(shí),F(xiàn)CARM 工具報(bào)錯(cuò),搜索是未指定輸出文件名。 根據(jù)網(wǎng)上提供的解決辦法,在魔法棒OUTPUT中點(diǎn)擊Create HEX File
    發(fā)表于 08-27 10:12

    K230 ISP Tuning Tool導(dǎo)出數(shù)據(jù)錯(cuò)誤的原因?

    K230 ISP Tuning Tool.exe通過如下設(shè)置: 點(diǎn)擊確定,工具報(bào)錯(cuò): 2025-07-10 09:24:54 Error: WriteInputModuleData Failed
    發(fā)表于 07-29 09:14

    委托測試報(bào)告和型式檢驗(yàn)報(bào)告什么區(qū)別

    委托測試報(bào)告和型式檢驗(yàn)報(bào)告是兩個(gè)不同的概念,它們在認(rèn)證和合規(guī)過程中都有重要作用,但它們的內(nèi)容、使用范圍和法律效力有所不同。一、委托測試報(bào)告委托測試報(bào)告是由設(shè)備制造商或產(chǎn)品進(jìn)口商委托第三
    的頭像 發(fā)表于 07-03 11:43 ?1002次閱讀
    委托測試<b class='flag-5'>報(bào)告</b>和型式檢驗(yàn)<b class='flag-5'>報(bào)告</b>什么區(qū)別

    基于AD9613與Xilinx MPSoC平臺的高速AD/DA案例分享

    本文主要介紹基于Xilinx UltraScale+MPSoC XCZU7EV的高速AD采集與高速DA輸出案例
    的頭像 發(fā)表于 06-03 14:22 ?507次閱讀
    基于AD9613與<b class='flag-5'>Xilinx</b> MPSoC平臺的高速AD/DA案例分享

    XILINX XCZU67DR FPGA完整原理圖

    電子發(fā)燒友網(wǎng)站提供《XILINX XCZU67DR FPGA完整原理圖.pdf》資料免費(fèi)下載
    發(fā)表于 05-30 15:29 ?3次下載

    安森美WebDesigner+設(shè)計(jì)工具使用心得

    WebDesigner+ 設(shè)計(jì)工具完成120W DC-DC隔離電源設(shè)計(jì)、通過Elite Power仿真工具,簡化125KW 儲能系統(tǒng)設(shè)計(jì),今天分享的試用報(bào)告聚焦WebDesigner工具
    的頭像 發(fā)表于 05-16 15:19 ?565次閱讀
    安森美WebDesigner+設(shè)計(jì)<b class='flag-5'>工具</b>使用心得

    什么是MSDS報(bào)告 來看最全指南

    什么是MSDS報(bào)告? MSDS(Material Safety Data Sheet)即化學(xué)品安全技術(shù)說明書,也叫物質(zhì)安全數(shù)據(jù)表,是一份關(guān)于化學(xué)品燃爆、毒性和環(huán)境危害等特性的綜合性文件。它不僅是企業(yè)
    發(fā)表于 04-27 09:25

    使用安森美WebDesigner+設(shè)計(jì)工具的120W DC-DC隔離電源設(shè)計(jì)

    安森美(onsemi)近期推出的開發(fā)工具試用活動已圓滿收官,本次活動吸引了眾多工程師的積極參與,通過實(shí)際應(yīng)用體驗(yàn)安森美先進(jìn)的開發(fā)工具,共同挖掘其在設(shè)計(jì)中的潛力。我們將陸續(xù)發(fā)布用戶提交的試用報(bào)告,今天分享的試用
    的頭像 發(fā)表于 04-11 09:46 ?571次閱讀
    使用安森美WebDesigner+設(shè)計(jì)<b class='flag-5'>工具</b>的120W DC-DC隔離電源設(shè)計(jì)

    嵌入式軟件測試技術(shù)深度研究報(bào)告

    嵌入式軟件測試技術(shù)深度研究報(bào)告 ——基于winAMS的全生命周期質(zhì)量保障體系構(gòu)建 一、行業(yè)技術(shù)瓶頸與解決方案框架 2025年嵌入式軟件測試領(lǐng)域面臨兩大核心矛盾: ? 安全合規(guī)與開發(fā)效率的沖突
    的頭像 發(fā)表于 03-03 13:54 ?585次閱讀

    ADS54J64EVM開發(fā)板可以配套使用哪些Xilinx FPGA開發(fā)板呢?

    單位想買些開發(fā)板,例如ADC12DJ3200EVM和ADS54J64EVM,在官網(wǎng)相關(guān)介紹中寫到:要配套使用TI的數(shù)據(jù)采集工具,例如TSW14J56EVM。但又寫到 ADS54J64EVM 具有一
    發(fā)表于 12-20 10:18

    問天量子和方寸微電子聯(lián)合發(fā)布量子隨機(jī)數(shù)芯片

    近日,國家密碼管理局商用密碼檢測中心出具報(bào)告,問天量子和方寸微電子聯(lián)合自主研發(fā)的WT-QRNG300量子隨機(jī)數(shù)芯片通過檢測,這是國內(nèi)首家官方商密報(bào)告認(rèn)定、且已實(shí)現(xiàn)商用量產(chǎn)及產(chǎn)業(yè)化的“量子隨機(jī)數(shù)芯片”產(chǎn)品。
    的頭像 發(fā)表于 12-19 16:18 ?1319次閱讀

    采用Xilinx FPGA的AFE79xx SPI啟動指南

    電子發(fā)燒友網(wǎng)站提供《采用Xilinx FPGA的AFE79xx SPI啟動指南.pdf》資料免費(fèi)下載
    發(fā)表于 11-15 15:28 ?0次下載
    采用<b class='flag-5'>Xilinx</b> FPGA的AFE79xx SPI啟動指南

    【米爾-Xilinx XC7A100T FPGA開發(fā)板試用】+02.PCIE接口測試(zmj)

    【米爾-Xilinx XC7A100T FPGA開發(fā)板試用】+02.PCIE接口測試(zmj) 1.FPGA程序設(shè)計(jì) PCI Express (peripheral component
    發(fā)表于 11-12 16:05

    電阻失效分析報(bào)告

    電阻失效分析報(bào)告
    的頭像 發(fā)表于 11-03 10:42 ?1108次閱讀

    如何申請xilinx IP核的license

    在使用FPGA的時(shí)候,有些IP核是需要申請后才能使用的,本文介紹如何申請xilinx IP核的license。
    的頭像 發(fā)表于 10-25 16:48 ?1925次閱讀
    如何申請<b class='flag-5'>xilinx</b> IP核的license