18video性欧美19sex,欧美高清videosddfsexhd,性少妇videosexfreexxx片中国,激情五月激情综合五月看花,亚洲人成网77777色在线播放

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

使用Jtag Master來調(diào)試FPGA程序

C29F_xilinx_inc ? 來源:賽靈思 ? 作者:賽靈思 ? 2022-02-16 16:21 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

FPGA進(jìn)行上板調(diào)試時,使用最多的是SignalTap,但SignalTap主要用來抓取信號時序,當(dāng)需要發(fā)送信號到FPGA時,Jtag Master可以發(fā)揮很好的作用,可以通過Jtag Master對FPGA進(jìn)行讀寫測試,使用tcl腳本控制Jtag Master可以完成復(fù)雜的測試功能。使用jtag master進(jìn)行調(diào)試時分為如下步驟:

  • 將JTAG to Avalon Master Bridge Intel FPGA IP加入代碼
  • 根據(jù)Avalon-MM總線時序編寫測試代碼
  • 編寫tcl腳本
  • 在System Console上運行tcl腳本進(jìn)行調(diào)試

Jtag Master
在邏輯代碼中加入JTAG to Avalon Master Bridge Intel FPGA IP ,IP路徑如下。

poYBAGIMpnqAWGJ1AAB7iHPHINg582.png

Avalon-MM總線時序
jtag_master模塊例化到fpga代碼中,使用Verilog根據(jù)Avalon-MM時序圖編寫讀寫代碼。master_read有效時將數(shù)據(jù)發(fā)送到master_readdata。master_write有效時,將master_writedata數(shù)據(jù)寫入FPGA。

pYYBAGIMpnyABBZZAAFoe6g9zPk897.png

jtag_master u0 (
.clk_clk (_connected_to_clk_clk_),
.clk_reset_reset (_connected_to_clk_reset_reset_),
.master_reset_reset (_connected_to_master_reset_reset_),
.master_address (_connected_to_master_address_),
.master_readdata (_connected_to_master_readdata_),
.master_read (_connected_to_master_read_),
.master_write (_connected_to_master_write_),
.master_writedata (_connected_to_master_writedata_),
.master_waitrequest (_connected_to_master_waitrequest_),
.master_readdatavalid (_connected_to_master_readdatavalid_),
.master_byteenable (_connected_to_master_byteenable_)
);

編寫TCL腳本

global claimed_path_jtag
#啟動jtag master服務(wù)
proc start_jtag {} {
set service_type "master"
set jtag_path [lindex [get_service_paths $service_type] 0]
puts $jtag_path
set ::claimed_path_jtag [claim_service $service_type $jtag_path mylib]
}
# 下載函數(shù)
proc config {sof_file} {
set device_index 0
set device [lindex [get_service_paths device] $device_index]
puts "download..."
device_download_sof $device $sof_file
}
#關(guān)閉jtag master服務(wù)
proc end_jtag {} {
close_service master $::claimed_path_jtag
}
#寫函數(shù)
proc jtag_write {addr data} {
master_write_32 $::claimed_path_jtag $addr $data
}
#讀函數(shù)
proc jtag_read {addr} {
set result [master_read_32 $::claimed_path_jtag $addr 1]
return $result
}
#測試讀寫
proc test { } {
#地址0中寫入1
jtag_write 0x0 0x1
#讀取地址0
jtag_read 0x0
}

上電測試
打開System Console

poYBAGIMpn2AdNliAABTA5WKcac796.png

運行如下指令
source jtag.tcl //tcl 腳本
config output_files/test.sof //下載文件
start_jtag //打開jatg master服務(wù)
test //測試讀寫函數(shù)
end_jtag //關(guān)閉jatg master服務(wù)

pYYBAGIMpn6AUiQbAABEsWRSNts054.png
審核編輯:符乾江
聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1650

    文章

    22217

    瀏覽量

    627990
  • 程序
    +關(guān)注

    關(guān)注

    117

    文章

    3832

    瀏覽量

    84556
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點推薦

    使用蜂鳥調(diào)試器,無法用cjtag協(xié)議調(diào)試CM32M433R芯片怎么解決?

    1.問題簡述 使用RV_STAR上集成的蜂鳥調(diào)試器,連接到CM32M433R-START開發(fā)板上的jtag端口,使用cjtag協(xié)議調(diào)試MCU,但在openocd配置文件里開啟
    發(fā)表于 10-20 07:31

    JTAG標(biāo)準(zhǔn)的狀態(tài)機(jī)實現(xiàn)

    JTAG作為一項國際標(biāo)準(zhǔn)測試協(xié)議(IEEE1149.1兼容),主要用于芯片內(nèi)部測試和調(diào)試。目前的主流芯片均支持JTAG協(xié)議,如DSP、FPGA、ARM、部分單片機(jī)等。標(biāo)準(zhǔn)的
    的頭像 發(fā)表于 08-21 15:12 ?1685次閱讀
    <b class='flag-5'>JTAG</b>標(biāo)準(zhǔn)的狀態(tài)機(jī)實現(xiàn)

    使用BLE(CYW20829)作為SPI slave和MCU(TC387)作為SPI master,調(diào)試SPI通信時遇到的問題求解

    我們這邊使用BLE(CYW20829)作為SPI slave和MCU(TC387)作為SPI master,調(diào)試SPI通信時,遇到兩個問題: 1. 1.slave接收來自master的數(shù)據(jù),rx中斷
    發(fā)表于 07-01 08:28

    FPGA調(diào)試方式之VIO/ILA的使用

    在Vivado中,VIO(Virtual Input/Output)是一種用于調(diào)試和測試FPGA設(shè)計的IP核,它允許設(shè)計者通過JTAG接口實時讀取和寫入FPGA內(nèi)部的寄存器,從而檢查設(shè)
    的頭像 發(fā)表于 06-09 09:32 ?2704次閱讀
    <b class='flag-5'>FPGA</b><b class='flag-5'>調(diào)試</b>方式之VIO/ILA的使用

    FPGA遠(yuǎn)程燒寫bit文件和調(diào)試ILA指南

    FPGA 開發(fā)過程中,燒寫bit文件和使用ILA進(jìn)行調(diào)試是再常見不過的操作。但如果 FPGA 板卡被放在機(jī)房,或者通過PCIe插在服務(wù)器上,那么每次調(diào)試時我們都不得不帶著筆記本電腦
    的頭像 發(fā)表于 06-05 16:41 ?1624次閱讀
    <b class='flag-5'>FPGA</b>遠(yuǎn)程燒寫bit文件和<b class='flag-5'>調(diào)試</b>ILA指南

    有辦法讓SDK 1.3.5與JTAG調(diào)試器配合使用嗎?

    其切換到 FX3 SDK 1.3.4,則一切正常。 看來 SDK 1.3.5 中的預(yù)置庫出了問題,因為這是唯一真正發(fā)生變化的地方。 有辦法讓 SDK 1.3.5 與 JTAG 調(diào)試器配合使用嗎?
    發(fā)表于 05-23 07:32

    RISC-V JTAG:開啟MCU 芯片調(diào)試之旅

    基于 RISC-V 架構(gòu)的 MCU 芯片JTAG 調(diào)試過程及操作,為后續(xù)類似調(diào)試工作提供詳實參考的依據(jù),助力研發(fā)團(tuán)隊高效推進(jìn)芯片研發(fā)進(jìn)程。 RISC-V 架構(gòu)以其開源、模塊化等優(yōu)勢在 MCU 芯片領(lǐng)域嶄露頭角。
    的頭像 發(fā)表于 05-07 17:57 ?2063次閱讀
    RISC-V <b class='flag-5'>JTAG</b>:開啟MCU 芯片<b class='flag-5'>調(diào)試</b>之旅

    FPGAJtag接口燒了,怎么辦?

    在展開今天的文章前,先來討論一個問題:FPGAjtag接口燒了怎么辦?JTAG接口的輸入引腳通常設(shè)計為高阻抗,這使得它們對靜電電荷積累非常敏感,由于JTAG接口需要頻繁連接
    的頭像 發(fā)表于 04-27 11:01 ?1858次閱讀
    <b class='flag-5'>FPGA</b>的<b class='flag-5'>Jtag</b>接口燒了,怎么辦?

    無法使用lauterbach trace32調(diào)試器解鎖ECM上的JTAG,怎么解決?

    客戶 (毛蟲) 正在處理 SAC57D54H。我們已經(jīng)鎖定了 ECM 上的 JTAG,但他們無法使用 lauterbach trace32調(diào)試器解鎖 ECM 上的 JTAG。 他們已經(jīng)用 8x32
    發(fā)表于 03-21 08:18

    AGM FPGA/MCU燒寫文件類型有哪些及用途

    SRAM寫入,通過JTAG燒寫,掉電即失效,可用于設(shè)計調(diào)試; 二、AG10K/16K系列: _SRAM.prg文件為片內(nèi)SRAM寫入,通過JTAG燒寫,掉電即失效,可用于設(shè)計調(diào)試; _
    發(fā)表于 03-14 09:54

    FPGA設(shè)計調(diào)試流程

    調(diào)試,即Debug,有一定開發(fā)經(jīng)驗的人一定會明確這是設(shè)計中最復(fù)雜最磨人的部分。對于一個龐大復(fù)雜的FPGA工程而言,出現(xiàn)問題的概率極大,這時如果沒有一個清晰的Debug思路,調(diào)試過程只能是像無頭蒼蠅一樣四處亂撞。
    的頭像 發(fā)表于 03-04 11:02 ?1498次閱讀
    <b class='flag-5'>FPGA</b>設(shè)計<b class='flag-5'>調(diào)試</b>流程

    CH347:一款多功能高速USB轉(zhuǎn)接芯片,輕松實現(xiàn)USB轉(zhuǎn)JTAG/SPI/I2C

    的出現(xiàn),為解決這一問題提供了完美的解決方案。 CH347是一款高速USB轉(zhuǎn)接芯片,它能夠?qū)SB接口轉(zhuǎn)換為JTAG、SPI和I2C接口,為開發(fā)者提供了便捷的連接方式。 主要功能: USB轉(zhuǎn)JTAG: CH347支持JTAG協(xié)議,
    的頭像 發(fā)表于 02-19 13:45 ?2228次閱讀

    DLP3310模組里面為什么用了Master和Slave兩個3437片子驅(qū)動DMD?作用分別是什么?

    DLP3310模組里面為什么用了Master和Slave兩個3437片子驅(qū)動DMD?作用分別是什么? 如果用此套件做二次開發(fā),是否涉及到fpga程序開發(fā)? 紅綠藍(lán)LED的打開和關(guān)斷是同步什么信號
    發(fā)表于 02-19 07:00

    spi master接口的fpga實現(xiàn)

    串行外圍接口 大致了解: spi是個同步協(xié)議,數(shù)據(jù)在master和slaver間交換通過時鐘sck,由于它是同步協(xié)議,時鐘速率就可以各種變換。 sck:主機(jī)提供,從機(jī)不能操控,從器件由主機(jī)產(chǎn)生的時鐘控制。數(shù)據(jù)只有在sck來了的上升沿或者下降沿才傳輸。 高級一點的spi芯片有配置寄存器,高級一點的
    的頭像 發(fā)表于 11-16 10:35 ?1572次閱讀
    spi <b class='flag-5'>master</b>接口的<b class='flag-5'>fpga</b>實現(xiàn)

    【AI技術(shù)支持】ESP32-S3 JTAG調(diào)試問題處理

    啟明云端/01你是否曾遇到過?在使用ESP32-S3模塊,ESP-IDF版本為idf5.0時,調(diào)試JTAG,嘗試很久也無法調(diào)通,這是為什么呢?啟明云端/02這是咋回事呢?這個過程需要安裝zadig
    的頭像 發(fā)表于 10-30 08:01 ?2975次閱讀
    【AI技術(shù)支持】ESP32-S3 <b class='flag-5'>JTAG</b><b class='flag-5'>調(diào)試</b>問題處理