自發(fā)布以來的四十年中，MIL-STD-1553正在從傳統(tǒng)的集成電路（IC）發(fā)展到與現(xiàn)場(chǎng)可編程門陣列（FPGA）集成的知識(shí)產(chǎn)權(quán)（IP）內(nèi)核。IP 核實(shí)施的優(yōu)勢(shì)包括降低成本、隨著時(shí)間的推移升級(jí)和調(diào)整設(shè)計(jì)的能力、更小的尺寸占用空間以及改進(jìn)的采購(gòu)。選擇 IP 核的設(shè)計(jì)人員必須考慮驗(yàn)證測(cè)試、代碼大小、FPGA 支持以及與傳統(tǒng)軟件的兼容性。

MIL-STD-1553于1973年推出，是一種雙冗余串行總線，廣泛用于航空電子和空間應(yīng)用。1553最初用于F-16，以1 Mbps的數(shù)據(jù)速率將總線控制器（BC）連接到多達(dá)31個(gè)遠(yuǎn)程終端（RT）設(shè)備。

1553年早期的設(shè)計(jì)相當(dāng)復(fù)雜：BC和RT單元使用變壓器連接到處理器的總線，而收發(fā)器將模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)。數(shù)字控制器將數(shù)字信號(hào)轉(zhuǎn)換為曼徹斯特代碼，根據(jù)1553規(guī)范管理接收和傳輸數(shù)據(jù)的整個(gè)過程。

大約 15 年后，第一個(gè)門陣列專用集成電路 （ASIC） 被生產(chǎn)出來，提供可以處理 1553 板整個(gè)數(shù)字部分的單個(gè)芯片。大約在同一時(shí)間，模擬收發(fā)器從分立器件壓縮到單個(gè)模塊中。接下來，幾家公司創(chuàng)建了混合電路，將所需的數(shù)字和模擬部件集成到單個(gè)IC中。一旦推出，這些單混合信號(hào)IC作為1553通信的解決方案主導(dǎo)了市場(chǎng)。

快進(jìn)到今天：MIL-STD-1553中的最新新興技術(shù)是IP核。1553 IP 核與其他用戶邏輯集成到 FPGA 中，為設(shè)計(jì)人員提供了優(yōu)于傳統(tǒng) 1553 IC 的眾多優(yōu)勢(shì)。

IP 核的優(yōu)勢(shì)

成本更低

將 1553 功能嵌入到 FPGA 中，滿足其他設(shè)計(jì)要求，可顯著節(jié)省成本。除了FPGA的成本外，每個(gè)1553節(jié)點(diǎn)的增量?jī)r(jià)格只是模擬收發(fā)器和IP核使用許可證的成本。由于模擬收發(fā)器供應(yīng)商眾多，因此定價(jià)具有競(jìng)爭(zhēng)力，這種架構(gòu)可以以適量的價(jià)格將 1553 節(jié)點(diǎn)價(jià)格降低 50% 以上的成本。

升級(jí)能力

一旦將1553 IC焊接到電路板上，器件的功能就無法改變。由于 FPGA 可以重新編程，因此 1553 功能可以增強(qiáng)、修改，甚至在需要時(shí)替換為新的 IP 核。這種架構(gòu)還允許各種總線器件配置，例如一個(gè)、兩個(gè)或多個(gè)通道，甚至不同的接口類型，例如WB-194或H009，而無需對(duì)FPGA技術(shù)或PCB硬件進(jìn)行任何更改。FPGA 使升級(jí)變得簡(jiǎn)單，因?yàn)樗鼈兛梢栽诂F(xiàn)場(chǎng)重新編程 - 在某些情況下甚至可以通過 1553 總線。

更少的電路板空間

IP核通常消耗普通FPGA的2%至15%，通常使其能夠集成到已經(jīng)處理特定設(shè)計(jì)中其他功能的FPGA中。在這種情況下，只需要一個(gè)額外的小型模擬接收器即可實(shí)現(xiàn)1553，從而減小了PCB所需的尺寸。圖 1（第 32 頁）顯示了一個(gè) PCI 夾層卡 （PMC），它將 8 個(gè) 1553 個(gè)通道封裝在 74 mm x 143 mm 的封裝中。

提交前輕松評(píng)估

IP 供應(yīng)商可根據(jù)要求快速提供免費(fèi)的 IP 核評(píng)估，并且可以在為 PCB 布線單個(gè)走線之前評(píng)估和模擬所有功能。這些示例可能包括內(nèi)核的有限版本，允許完整內(nèi)核中包含的 95% 的功能。設(shè)計(jì)人員可以檢查仿真，集成有限的IP核，并在實(shí)驗(yàn)室中測(cè)試行為，這將降低風(fēng)險(xiǎn)、成本和設(shè)計(jì)時(shí)間。

面向未來的設(shè)計(jì)

IP 核不是特定于 FPGA 的，如果第一個(gè) FPGA 部件過時(shí)，可以將該核移動(dòng)到不同的 FPGA 部件。這種兼容性使用戶能夠輕松更新其電路板和FPGA器件，同時(shí)保持經(jīng)過驗(yàn)證的功能。

消除單一來源

每個(gè) 1553 IC 都具有獨(dú)特的接口和功能，因此幾乎不可能輕松更換供應(yīng)商的器件，因?yàn)樗枰匦略O(shè)計(jì)硬件和軟件。擁有唯一的來源會(huì)增加價(jià)格、可用性和過時(shí)問題。IP 核實(shí)現(xiàn)消除了這些問題。一旦IP核授權(quán)給客戶，供應(yīng)鏈就會(huì)得到簡(jiǎn)化。客戶將EDIF網(wǎng)表形式的IP核集成到FPGA中，并從各種分配源自行采購(gòu)FPGA，從而消除了對(duì)1553 IC供應(yīng)商的依賴。

選擇 IP 核時(shí)的重要考慮因素

MIL-STD-1553 IP核可從多家公司獲得，正如您所料，性能和質(zhì)量可能會(huì)有所不同。為了為其特定應(yīng)用選擇最佳解決方案，設(shè)計(jì)人員應(yīng)比較 1553 個(gè) IP 核的關(guān)鍵屬性。

第一個(gè)是 1553 驗(yàn)證測(cè)試。需要完整的 1553 驗(yàn)證測(cè)試來證明 IP 核是否符合 MIL-STD-1553 電氣和軟件要求。選擇已通過第三方測(cè)試批準(zhǔn)的IP核將防止項(xiàng)目后期出現(xiàn)意外和延遲。另一個(gè)需要考慮的是小代碼大小。如前所述，與IC相比，IP核的優(yōu)勢(shì)之一是IP核可以駐留在FPGA中，F(xiàn)PGA也可以執(zhí)行其他功能。為了在保持FPGA成本合理的同時(shí)為這種附加功能留出空間，IP核需要最少的FPGA資源。

支持一系列 FPGA 供應(yīng)商和系列

設(shè)計(jì)人員的另一個(gè)考慮因素是，IP 核應(yīng)適合任何 FPGA 供應(yīng)商和系列。FPGA 系列的范圍從通用到具有特定特性（如抗輻射性、低功耗、非易失性和高內(nèi)存量）的器件。設(shè)計(jì)人員可以為其應(yīng)用選擇合適的FPGA，IP供應(yīng)商應(yīng)該能夠?yàn)檫@些器件提供適當(dāng)?shù)木W(wǎng)表。生成網(wǎng)表的VHDL源代碼在代碼風(fēng)格上應(yīng)獨(dú)立于供應(yīng)商，以支持所有FPGA系列。

多個(gè)時(shí)鐘域可能會(huì)在FPGA設(shè)計(jì)中產(chǎn)生開銷，或者在某些情況下會(huì)導(dǎo)致數(shù)據(jù)讀/寫周期錯(cuò)誤。因此，重要的是，IP核支持目標(biāo)板上已有的時(shí)鐘頻率，例如PCI Express（125 MHz）或PCI（33/66 MHz）。

最后一個(gè)考慮因素是與傳統(tǒng)軟件的兼容性。軟件集成是從基于 IC 的設(shè)計(jì)遷移到 IP 核的應(yīng)用的關(guān)鍵考慮因素。在許多情況下，設(shè)計(jì)人員不希望對(duì)其現(xiàn)有的工作軟件環(huán)境進(jìn)行更改。IP 核應(yīng)與傳統(tǒng) 1553 IC 軟件兼容，允許設(shè)計(jì)人員以最小的風(fēng)險(xiǎn)將現(xiàn)有的 1553 IC 替換為基于 FPGA 的 IP 核。

專門用于軍事、航空電子設(shè)備的 IP 核

與傳統(tǒng)的 1553 IC 相比，IP 核具有許多優(yōu)勢(shì)，包括成本更低、尺寸更小、易于更新、可用性提高和生命周期控制。結(jié)合 FPGA 和 IP 核的優(yōu)勢(shì)，為 MIL-STD-1553 接口提供了小尺寸、穩(wěn)健、可靠且面向未來的解決方案，非常適合定制電路板實(shí)施。

與Sital Technology合作，提供MIL-STD-1553 IP核心產(chǎn)品，專為軍事，航空航天和航空電子應(yīng)用而設(shè)計(jì)。用戶可以在各種可用的配置和接口之間進(jìn)行選擇。從小型 1553 前端（專為沒有 CPU 控制系統(tǒng)的簡(jiǎn)單應(yīng)用而設(shè)計(jì)）到最復(fù)雜的實(shí)現(xiàn)（CPU 使用本地總線或使用 PCIe 或 PCI 總線）。

Sealevel 提供的所有 IP 核均可與任何 FPGA、時(shí)鐘頻率和 1553 收發(fā)器配合使用。每個(gè) IP 核都經(jīng)過第三方測(cè)試，并提供與現(xiàn)有 IC 的軟件兼容性。

審核編輯：郭婷