－已經(jīng)請(qǐng)您介紹了FPGA的電源要求，接下來(lái)請(qǐng)您介紹一下將該DC/DC轉(zhuǎn)換器系列定義為“FPGA用”的原因。首先，該系列中有些什么樣的DC/DC轉(zhuǎn)換器IC呢？

目前有8種機(jī)型，是覆蓋FPGA電源的電壓與電流的產(chǎn)品陣容。單個(gè)介紹比較困難，請(qǐng)看產(chǎn)品陣容表。

大致分為功率晶體管內(nèi)置型與外置控制器型，全部為同步整流型單通道DC/DC轉(zhuǎn)換器IC。輸入電壓考慮到5V系統(tǒng)電壓與12V總線輸入電壓，耐壓為7V與15.2V，控制器為28V。功率晶體管內(nèi)置型的輸出電流為1A～6A，控制器的輸出電流通過(guò)外置MOSFET可設(shè)置的范圍較廣。設(shè)想的輸出電壓為1.8V～1V左右，因此最低輸出電壓為0.8V，控制器為0.75V。即使作為通用電源使用也搭載了一般的電源良好（Power Good）、軟啟動(dòng)及各種保護(hù)功能。

－前面請(qǐng)您總結(jié)的有關(guān)FPGA的電源要求事項(xiàng)是：1) 電源電壓為多種；2) 電源時(shí)序；3) 低電壓大電流；4) 電壓精度要求嚴(yán)格（包括紋波、負(fù)載瞬態(tài)引起的變動(dòng)，PCB板布線電阻引起的電壓降等）；5) 低噪聲。您提到這些是電源方面的課題，那么該DC/DC轉(zhuǎn)換器系列是怎么處理這些課題的呢？

首先，1)電源電壓為多種，使1個(gè)DC/DC轉(zhuǎn)換器支持各電源，可進(jìn)行最適合的條件設(shè)置。關(guān)于2)電源時(shí)序，可通過(guò)軟啟動(dòng)和外部控制進(jìn)行處理。最關(guān)鍵的要點(diǎn)在于3)低電壓大電流和4)電壓精度的處理。5)低噪聲也與此相關(guān)。

－從您的介紹和表來(lái)看，最低電壓為0.8V/0.75V，已經(jīng)很低了，輸出電流為1A～6A，控制器可達(dá)到更高，但好像近年來(lái)通用DC/DC轉(zhuǎn)換器也是相同的規(guī)格。

關(guān)鍵是4)電壓精度。DC的電壓精度由內(nèi)部的參考電壓精度來(lái)決定，保證最大值為±1%（控制器為±1.5%），這屬于最高精度級(jí)別了。也就是說(shuō)，如果這是輸出電壓精度的全部的話，前面舉例的1V±3%很輕松就可以達(dá)到。但是，作為電壓精度還要加上括號(hào)中（紋波、負(fù)載瞬態(tài)引起的變動(dòng)，以及PCB板布線電阻引起的電壓降等）的誤差。

－那么，針對(duì)些誤差也有相應(yīng)的處理吧？

對(duì)影響電壓精度的要因——紋波和負(fù)載瞬態(tài)的處理與對(duì)電壓降的處理是分開(kāi)的。首先，對(duì)紋波與負(fù)載瞬態(tài)進(jìn)行說(shuō)明。紋波，提高對(duì)來(lái)自輸出的反饋電壓的響應(yīng)速度，對(duì)參考電壓如果將開(kāi)關(guān)盡可能控制在狹小范圍內(nèi)，可減小誤差。關(guān)于負(fù)載瞬態(tài)，負(fù)載急劇變動(dòng)時(shí)，如果盡可能快速響應(yīng)并使變動(dòng)的電壓恢復(fù)為設(shè)置值，則輸出變動(dòng)變小，并可在短時(shí)間內(nèi)恢復(fù)。為此，該DC/DC轉(zhuǎn)換器系列采用了電流模式、遲滯模式、H3Reg?模式等高速控制模式。

－電流模式與遲滯模式是眾所周知的基本控制方法，H3Reg是什么樣的模式呢？

H3Reg是ROHM獨(dú)有的高速瞬態(tài)響應(yīng)控制。下面的框圖表示BD95601MUV-LB的H3Reg控制環(huán)路。H3Reg是定位為“固定導(dǎo)通時(shí)間控制的改進(jìn)版”的控制方法，使用電壓比較器快速比較基準(zhǔn)電壓（參考電壓）與反饋電壓，并快速切換輸出開(kāi)關(guān)。這不必依賴(lài)開(kāi)關(guān)頻率即可實(shí)現(xiàn)快速響應(yīng)。

正常工作時(shí)的波形如下。

如果FB反饋電壓（為便于比較被分壓的輸出電壓）比REF基準(zhǔn)電壓（參考）低，則通過(guò)比較器立即導(dǎo)通HG（高邊輸出功率晶體管），在右邊公式算出的時(shí)間內(nèi)對(duì)輸出供應(yīng)電流，從而使Vout上升并關(guān)閉HG。接著LG（低邊輸出功率晶體管）在FB＝REF成立之前導(dǎo)通，Vout下降。

負(fù)載電流（Io）瞬態(tài)增加時(shí)輸出電壓顯著降低，可能會(huì)出現(xiàn)即使過(guò)了上述公式中的ton時(shí)間還未完全上升到設(shè)置電壓的情況。當(dāng)檢測(cè)到這種情況時(shí)，像左邊的波形那樣，H3Reg延長(zhǎng)ton時(shí)間以促進(jìn)Vout的恢復(fù)，也就是提高瞬態(tài)響應(yīng)速度。之后如果Vout恢復(fù)，則恢復(fù)正常工作。

其他還有很多更細(xì)致的內(nèi)容，但以該H3Reg為代表的高速瞬態(tài)響應(yīng)控制，是滿足FPGA的低電壓大電流條件下高輸出電壓精度等電源要求的關(guān)鍵要點(diǎn)。

－對(duì)電壓精度的另一個(gè)課題–PCB板布線引起的電壓降是怎么處理的呢？

有兩種方法，一種是反饋FPGA電源引腳電壓的遠(yuǎn)程感測(cè)方法，另一種是盡可能地將DC/DC轉(zhuǎn)換器的輸出端安裝在FPGA的電源引腳端的稱(chēng)為“POL（Point of Load）”的方法。

－明白了，該DC/DC轉(zhuǎn)換器系列的基本性能當(dāng)然不用說(shuō)，高速瞬態(tài)響應(yīng)性能非常優(yōu)異，因此可以滿足FPGA的電源要求。但是，在實(shí)際的設(shè)計(jì)過(guò)程中，為了充分發(fā)揮IC的性能，應(yīng)該需要元器件選型及PCB板布局等方面的技術(shù)訣竅和經(jīng)驗(yàn)積累。

這是非常重要的一點(diǎn)。這次采訪中，我重點(diǎn)講了IC的功能及性能方面的要點(diǎn)。但實(shí)際上是通過(guò)電源電路來(lái)應(yīng)對(duì)FPGA的要求的，而這涉及到組成元器件的選型及布局等很多必須注意的內(nèi)容。對(duì)此，ROHM在提供使用了該DC/DC轉(zhuǎn)換器系列的參考設(shè)計(jì)的同時(shí)，也提供個(gè)別的設(shè)計(jì)支持。以下是參考設(shè)計(jì)示例。

－有了這樣的參考設(shè)計(jì)與支持，我想設(shè)計(jì)師會(huì)比較有信心。

如其名稱(chēng)所呈現(xiàn)的，F(xiàn)PGA是可編程器件，構(gòu)成與工作各不相同，對(duì)電源的要求也不同。從這個(gè)意義上講設(shè)計(jì)支持也是必須的。

－最后還有什么需要補(bǔ)充的嗎？

實(shí)際上，還沒(méi)提到電源的固有項(xiàng)目–效率。決不是說(shuō)FPGA不需要高效率，F(xiàn)PGA是需要較大功率的設(shè)備，因此電源的最大效率還是備受期待的。該DC/DC轉(zhuǎn)換器系列，基本上通過(guò)同步整流式可實(shí)現(xiàn)90%左右的最大效率，輕負(fù)載時(shí)具有以Deep-SLLM? (Simple Light Load Mode)為代表的輕負(fù)載效率保持模式，在效率方面也可滿足FPGA的要求。

審核編輯：湯梓紅