解決系統(tǒng)設(shè)計(jì)人員的上電排序需求

在數(shù)字MOS半導(dǎo)體器件的系統(tǒng)電源啟動(dòng)和關(guān)閉期間，防止意外施加電源會(huì)導(dǎo)致電源尖峰、總線爭(zhēng)用甚至破壞性閂鎖情況非常重要。按預(yù)定順序使用受控電源應(yīng)用是控制電源行為并防止這些意外行為的一種方法。

兩個(gè)或多個(gè)內(nèi)部電壓域之間的邏輯互連

當(dāng)MOS半導(dǎo)體器件的輸入電壓在MOS器件的電源之前上升時(shí)，電路有可能表現(xiàn)出不良行為。這種行為通常與數(shù)字設(shè)備有關(guān)，因?yàn)?a href="http://cshb120.cn/analog/" target="_blank">模擬設(shè)備在啟動(dòng)或以不受控制的方式關(guān)閉時(shí)不太容易受到影響。圖 1 顯示了可能發(fā)生此類問(wèn)題的示例情況;請(qǐng)注意，兩個(gè)電壓域可以跨越單獨(dú)的器件，也可以跨越單片器件（如FPGA），其中邏輯信號(hào)必須在兩個(gè)或多個(gè)內(nèi)部電壓域之間交叉。

圖1 –域之間的邏輯互連

防止不受約束的啟動(dòng)序列

當(dāng)器件處于掉電狀態(tài)時(shí)，所有節(jié)點(diǎn)均處于0V，并且沒(méi)有電源，這意味著電路中沒(méi)有電流流動(dòng)。這是啟動(dòng)時(shí)的初始條件，如果沒(méi)有對(duì)啟動(dòng)序列施加約束，則每個(gè)域的電壓將在上電時(shí)上升，這是每個(gè)電壓調(diào)節(jié)電路、穩(wěn)壓器看到的負(fù)載、系統(tǒng)濾波和旁路電容以及其他設(shè)計(jì)特定考慮因素的函數(shù)，因此對(duì)電壓上升的速度和兩個(gè)電壓之間的距離沒(méi)有限制。這一點(diǎn)很重要，因?yàn)楸３蛛娫吹陀?a target="_blank">二極管壓降（標(biāo)稱條件下為<0.7，<溫度范圍內(nèi)為0.3V）是我們?cè)谠S多情況下希望在啟動(dòng)和工作期間防止的條件之一。穩(wěn)壓器的規(guī)格無(wú)法準(zhǔn)確預(yù)測(cè)電壓上升時(shí)間，因?yàn)橄到y(tǒng)中的負(fù)載將與數(shù)據(jù)手冊(cè)中測(cè)試條件假設(shè)的負(fù)載不同。

圖2顯示了一個(gè)示例，說(shuō)明當(dāng)輸出電源在MOS數(shù)字輸入之前啟動(dòng)時(shí)，輸出想要上拉至“H”電壓，而輸入側(cè)的電源仍為0V。發(fā)生這種情況時(shí)，MOS輸入晶體管的狀態(tài)是不確定的，因此可能發(fā)生各種各樣的事情，包括一種稱為“閂鎖”的現(xiàn)象。

圖2 –不受約束的啟動(dòng)順序

邏輯門(mén)原理圖及其匹配布局

當(dāng)施加的電壓導(dǎo)致雙極結(jié)型晶體管（BJT）意外導(dǎo)通，通過(guò)低阻抗連接將電源接地或其他一些較低電位時(shí)，就會(huì)發(fā)生閂鎖。當(dāng)BJT由于意外的電壓條件而正向偏置時(shí)，BJT可以是有意的（設(shè)計(jì)的一部分），但在單片MOS IC中，它通常是由存在的固有寄生PN結(jié)形成的無(wú)意的。當(dāng)兩個(gè)這樣的寄生PN結(jié)形成PNPN器件（如可控硅整流器（SCR）或晶閘管）時(shí)，它們可能會(huì)閂鎖并導(dǎo)致非常高的電流，從而導(dǎo)致IC局部發(fā)熱，從而導(dǎo)致永久性損壞。典型邏輯門(mén)原理圖及其匹配布局示例，以虛線形式顯示產(chǎn)生的寄生電路。

圖3 –邏輯門(mén)原理圖和布局示例

當(dāng)以正確的順序施加電源時(shí)，除非觸發(fā)，否則這些寄生電路是良性的。當(dāng)觸發(fā)源由天然來(lái)源提供時(shí)，例如電離輻射，可以觸發(fā)閂鎖，但在大多數(shù)地面使用案例中，這種情況極為罕見(jiàn);空間應(yīng)用就是這樣一個(gè)例子，其中確實(shí)需要抗輻射設(shè)計(jì)。在典型使用中，需要過(guò)壓或電流注入源來(lái)觸發(fā)SCR，因此需要控制良好的啟動(dòng)序列，以防止在啟動(dòng)期間提供觸發(fā)源。一旦觸發(fā)閂鎖，停止閂鎖的唯一方法是移除施加的電壓并中斷電流。

上電時(shí)可能發(fā)生損壞情況的另一種方式是，當(dāng)輸入是單獨(dú)IC的一部分時(shí)，ESD保護(hù)器件是設(shè)計(jì)的一部分。它們通常具有最大輸入電壓額定值，這指定輸入端的最大電壓只能超過(guò)電源電壓，例如0.3V。這是為了防止輸入電壓超過(guò)ESD器件的導(dǎo)通電壓。當(dāng)ESD器件正向偏置時(shí)，大電流從引腳流向器件的電源連接，并可能損壞器件。

這些只是啟動(dòng)序列不受控制時(shí)可能發(fā)生的最具破壞性的例子;在其他情況下，物理?yè)p壞不是問(wèn)題?？偩€爭(zhēng)用、毛刺、壓降和其他類型的損害較小，但當(dāng)電源循環(huán)期間發(fā)生電壓電位差時(shí)，可能會(huì)出現(xiàn)惱人的行為。

許多信息來(lái)源表明，正確的啟動(dòng)順序是內(nèi)核邏輯電壓首先出現(xiàn)，然后是輸入/輸出電壓和外圍器件。以這種方式從內(nèi)到外開(kāi)始只是一個(gè)經(jīng)驗(yàn)法則;然而，例如，ESD網(wǎng)絡(luò)在產(chǎn)品中的連接方式可能意味著標(biāo)準(zhǔn)的經(jīng)驗(yàn)法則假設(shè)是不合適的。應(yīng)檢查每個(gè)產(chǎn)品的文檔，了解建議的啟動(dòng)順序是什么，然后檢查將所有這些要求融合在一起的整個(gè)系統(tǒng)啟動(dòng)順序。應(yīng)該注意的是，在某些情況下，在啟動(dòng)時(shí)，系統(tǒng)旁路和濾波電容器中存儲(chǔ)了剩余功率，這可能會(huì)使啟動(dòng)復(fù)雜化。當(dāng)電源短暫中斷（稱為掉電）時(shí)，可能會(huì)發(fā)生這種情況，然后在系統(tǒng)電源完全放電之前重新接通電源。它也可能發(fā)生在系統(tǒng)中，無(wú)論出于何種原因，系統(tǒng)在供電時(shí)未完全放電。這是需要關(guān)斷排序的地方，以確保有序關(guān)斷不會(huì)造成損壞，并確保系統(tǒng)處于安全啟動(dòng)狀態(tài)。關(guān)斷順序的詳細(xì)處理超出了本博客文章的范圍，但一般來(lái)說(shuō)，關(guān)閉的正確順序是反轉(zhuǎn)啟動(dòng)序列的順序。

僅使用分立式電源管理器件可能難以實(shí)現(xiàn)電源排序;它們通常不具備支持跨多個(gè)電源軌協(xié)調(diào)的復(fù)雜電源排序的功能集。設(shè)計(jì)這樣的解決方案需要大量的工程工作，通常需要額外的組件，并且如果存在任何在預(yù)生產(chǎn)測(cè)試中未發(fā)現(xiàn)的設(shè)計(jì)敏感性，則可能會(huì)在生產(chǎn)中涉及一些風(fēng)險(xiǎn)。

集成電源管理 （PMIC），內(nèi)置電源排序支持

另一種方法是使用集成度更高的PMIC，該P(yáng)MIC內(nèi)置了對(duì)電源排序的支持，以及在這些情況下可能有用的其他功能。請(qǐng)注意，并非所有PMIC都具有這些功能，并且由于沒(méi)有一種放之四海而皆準(zhǔn)的電源排序方法，因此當(dāng)它們具有這些功能時(shí)，它們可能并不完全適合給定設(shè)計(jì)，但是當(dāng)它們具有時(shí)，它們?yōu)槭褂蒙贁?shù)分立器件提供了有效的解決方案。

我們的 PMIC（電源管理 IC）如 MCP16501 和 MCP16502 在設(shè)計(jì)時(shí)考慮了啟動(dòng)和關(guān)斷電源排序，并具有支持 SAMA5DX/SAM9X60/SAM7G 系統(tǒng)所需功能的特性。MIC7400 和 MIC7401 也是標(biāo)準(zhǔn)產(chǎn)品 PMIC，提供電源排序功能，有助于解決系統(tǒng)設(shè)計(jì)人員的電源排序需求。

審核編輯：郭婷