18video性欧美19sex,欧美高清videosddfsexhd,性少妇videosexfreexxx片中国,激情五月激情综合五月看花,亚洲人成网77777色在线播放

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

MPU進化,多核異構處理器有多強?A核與M核通信過程解析

飛凌嵌入式 ? 2022-11-21 14:42 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

隨著市場對嵌入式設備功能需求的提高,市面上出現(xiàn)了集成嵌入式處理器和單片機的主控方案,以兼顧性能和效率。

在實際應用中,嵌入式處理器和單片機之間需要進行大量且頻繁的數(shù)據(jù)交換,如果采用低速串行接口,則數(shù)據(jù)傳輸效率低,這將嚴重影響產品的性能;而如果采用高速并口,則占用管腳多,硬件成本將會增加。

為解決這一痛點,各大芯片公司陸續(xù)推出了兼具A核和M核的多核異構處理器,如NXP的i.MX8系列、瑞薩的RZ/G2L系列以及TI的AM62x系列等等。雖然這些處理器的品牌及性能有所不同,但多核通信原理基本一致,都是基于寄存器和中斷傳遞消息,基于共享內存?zhèn)鬏敂?shù)據(jù)

以配電終端產品為例,A核負責通訊和顯示等人機交互任務,M核負責采樣和保護等對實時性要求較高的任務,雙核間交互模擬量、開關量和錄波文件等多種信息,A核+M核的方案既滿足了傳統(tǒng)采樣保護功能,又支持多種接口通信及新增容器等功能,符合國家電網現(xiàn)行配電標準。

71f7f882-67ab-11ed-b116-dac502259ad0.png通信過程整體架構說明

接下來小編將以NXP的i.MX8MP為例,借助飛凌OKMX8MP-C開發(fā)板分別從硬件層、驅動層、應用層介紹大致的通信實現(xiàn)流程以及實測效果。

1. 硬件層通信實現(xiàn)機制

通過物理內存DDR分配,將硬件層分為了兩部分:TXVring Buffer(發(fā)送虛擬環(huán)狀緩沖區(qū))RXVring Buffer(接收虛擬環(huán)狀緩沖區(qū));其中M核從TXVring區(qū)發(fā)送數(shù)據(jù),從RXVring區(qū)讀取接收數(shù)據(jù),A核反之。

處理器支持消息傳遞單元(MessagingUnit,簡稱MU)功能模塊,通過MU傳遞消息進行通信和協(xié)調,芯片內的M7控制核和A53處理核通過通過寄存器中斷的方式傳遞命令,最多支持4組MU雙向傳遞消息,既可通過中斷告知對方數(shù)據(jù)傳遞的狀態(tài),也可發(fā)送最多4字節(jié)數(shù)據(jù),還可在低功耗模式下喚醒對方,是保證雙核通信實時性的重要手段。

721d00d2-67ab-11ed-b116-dac502259ad0.png寄存器輸入輸出通信模型

(1)CoreA寫入數(shù)據(jù);

(2)MU將Tx 空位清0,Rx滿位置1;

(3)產生接收中斷請求,通知CoreB接收狀態(tài)寄存器中的接收器滿,可以讀取數(shù)據(jù);

(4)CoreB響應中斷,讀取數(shù)據(jù);

(5)CoreB讀完數(shù)據(jù)后,MU將Rx滿位清0,Tx空位置1;

(6)狀態(tài)寄存器向CoreA生成發(fā)送中斷請求,告知CoreB讀完數(shù)據(jù),發(fā)送寄存器空。

通過以上步驟,就完成了1次從CoreA向CoreB 傳遞消息的過程,反之亦然。

2. 驅動層Virtio下RPMsg通信實現(xiàn)

Virtio是通用的IO虛擬化模型,位于設備之上的抽象層負責前后端之間的通知機制和控制流程,為異構多核間數(shù)據(jù)通信提供了層的實現(xiàn)。

RPMsg消息框架是Linux系統(tǒng)基于Virtio緩存隊列實現(xiàn)的主處理核和協(xié)處理核間進行消息通信的框架,當客戶端驅動需要發(fā)送消息時,RPMsg會把消息封裝成Virtio緩存并添加到緩存隊列中以完成消息的發(fā)送,當消息總線接收到協(xié)處理器送到的消息時也會合理地派送給客戶驅動程序進行處理。

在驅動層,對A核,Linux采用RPMsg框架+Virtio驅動模型,將RPMsg封裝為了tty文件供應用層調用;在M核,將Virtio移植,并使用簡化版的RPMsg,因為涉及到互斥鎖和信號量,最終使用FreeRTOS完成過程的封裝,流程框圖如下方所示。

723afcc2-67ab-11ed-b116-dac502259ad0.png主處理核與協(xié)處理核數(shù)據(jù)傳遞流程圖

(1)Core0向Core1發(fā)送數(shù)據(jù),通過rpmsg_send函數(shù)將數(shù)據(jù)打包至Virtioavail鏈表區(qū);

(2)在avail鏈表尋找共享內存中空閑緩存,將數(shù)據(jù)置于共享內存中;

(3)通過中斷通知Core1數(shù)據(jù)到來,共享內存由avail鏈表區(qū)變至used區(qū);

(4)Core1收到中斷,觸發(fā)rpmsg的接收回調函數(shù),從used區(qū)獲取數(shù)據(jù)所在的共享內存的物理地址,完成數(shù)據(jù)接收;

(5)通過中斷通知Core0數(shù)據(jù)接收完成,共享內存緩存由used區(qū)變?yōu)閍vail區(qū),供下次傳輸使用。

3. 應用層雙核通信實現(xiàn)方式

在應用層,對A核可使用open、writeread函數(shù)對 /dev下設備文件進行調用;對M核,可使用rpmsg_lite_remote_initrpmsg_lite_sendrpmsg_queue_recv函數(shù)進行調用,不做重點闡述。

4. 實際使用效果

通過程序實測,M核和A核可以批量傳輸大數(shù)據(jù)。同樣以配電產品為例——128點采樣的錄波文件大約為43K,若通過傳統(tǒng)的串行總線傳輸方式,需要數(shù)秒才可完成傳輸。

使用i.MX8MP的雙核異構通信方案,只需要不到0.5秒即可傳輸完成,數(shù)據(jù)傳輸效率提升數(shù)十倍!同時還避免了串行總線易受EMC干擾的問題,提高了數(shù)據(jù)傳輸穩(wěn)定性,簡化了應用編程,可滿足用戶快速開發(fā)的需求。

以上就是多核異構處理器中A核與M核通信過程的解析,想要了解具體詳細程序實例,可到【飛凌嵌入式官方微信公眾號】回復關鍵詞“程序實例”查看

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 處理器
    +關注

    關注

    68

    文章

    20084

    瀏覽量

    243809
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    國產!全志T113-i 雙Cortex-A7@1.2GHz 工業(yè)開發(fā)板—ARM + DSP、RISC-V通信開發(fā)案例

    本文檔主要介紹T113-i處理器的ARM + DSP、RISC-V通信開發(fā)案例,演示T113-i處理器ARM Cortex-A7與HiF
    的頭像 發(fā)表于 08-18 14:03 ?485次閱讀
    國產!全志T113-i 雙<b class='flag-5'>核</b>Cortex-<b class='flag-5'>A</b>7@1.2GHz 工業(yè)開發(fā)板—ARM + DSP、RISC-V<b class='flag-5'>核</b>間<b class='flag-5'>通信</b>開發(fā)案例

    【老法師】多核異構處理器M程序的啟動、編寫和仿真

    文章,小編就將以飛凌嵌入式的OKMX8MP-C開發(fā)板為例,為大家介紹多核異構處理器M程序的啟動配置、程序編寫和實時仿真的
    的頭像 發(fā)表于 08-13 09:05 ?3402次閱讀
    【老法師】<b class='flag-5'>多核</b><b class='flag-5'>異構</b><b class='flag-5'>處理器</b>中<b class='flag-5'>M</b><b class='flag-5'>核</b>程序的啟動、編寫和仿真

    T113-i芯片技術解析:高性能嵌入式處理器的創(chuàng)新設計

    性能與功耗之間實現(xiàn)了出色的平衡。 ?核心架構 T113-i采用異構多核設計,搭載雙ARM Cortex-A7主處理器,主頻可達1.2GHz
    的頭像 發(fā)表于 07-17 14:15 ?627次閱讀

    【新品發(fā)布】硬核性能,降本之選,啟揚RK3506開發(fā)板全面上新

    STAMP-RK3506-KIT開發(fā)板基于RockchipRK3506處理器開發(fā)設計。集成三Cortex-A7+Cortex-M0多核異構
    的頭像 發(fā)表于 07-10 17:30 ?787次閱讀
    【新品發(fā)布】硬核性能,降本之選,啟揚RK3506開發(fā)板全面上新

    紫光展銳4G旗艦性能之王智能穿戴平臺W527登場 一大三小異構處理器架構

    W527產品亮點: 1、業(yè)界領先的一大三小異構處理器架構,性能體驗凌駕同類產品; 2、12nm工藝制程,超微高集成3D SiP技術,PCB布局更加靈活; 3、強勁續(xù)航,智能應用覆蓋
    的頭像 發(fā)表于 06-03 16:44 ?7861次閱讀
    紫光展銳4G旗艦性能之王智能穿戴平臺W527登場 一大<b class='flag-5'>核</b>三小<b class='flag-5'>核</b><b class='flag-5'>異構</b><b class='flag-5'>處理器</b>架構

    米爾瑞芯微多核異構低功耗RK3506核心板重磅發(fā)布

    近日,米爾電子發(fā)布MYC-YR3506核心板和開發(fā)板,基于國產新一代入門級工業(yè)處理器瑞芯微RK3506,這款芯片采用三Cortex-A7+單核Cortex-M0
    發(fā)表于 05-16 17:20

    3A7+單核M0多核異構,米爾全新低功耗RK3506核心板發(fā)布

    近日,米爾電子發(fā)布MYC-YR3506核心板和開發(fā)板,基于國產新一代入門級工業(yè)處理器瑞芯微RK3506,這款芯片采用三Cortex-A7+單核Cortex-M0
    的頭像 發(fā)表于 05-15 08:02 ?1619次閱讀
    3<b class='flag-5'>核</b><b class='flag-5'>A</b>7+單核<b class='flag-5'>M</b>0<b class='flag-5'>多核</b><b class='flag-5'>異構</b>,米爾全新低功耗RK3506核心板發(fā)布

    熱成像儀為何都在瘋狂卷多核處理器?“多核大戰(zhàn)”背后的真相你知道嗎?

    ”遠遠不夠, “看得清”“不卡頓”“多任務并行”成了剛需。 于是,一場關于“多核處理器”的行業(yè)競賽悄然拉開帷幕。 多核,不只是手機的事,熱成像儀也在“追” 過去我們常常聽說手機從雙
    的頭像 發(fā)表于 04-27 15:41 ?490次閱讀

    適用于單核、雙和四應用處理器的PMIC DA9063L-A數(shù)據(jù)手冊

    DA9063L-A 是一款功能強大的系統(tǒng)電源管理集成電路(PMIC),適用于單核、雙和四應用處理器,例如那些基于 ARM? Cortex?-A
    的頭像 發(fā)表于 04-01 18:19 ?675次閱讀
    適用于單核、雙<b class='flag-5'>核</b>和四<b class='flag-5'>核</b>應用<b class='flag-5'>處理器</b>的PMIC DA9063L-<b class='flag-5'>A</b>數(shù)據(jù)手冊

    AI MPU# 瑞薩RZ/V2H 四視覺 ,采用 DRP-AI3 加速和高性能實時處理器

    RZ/V2H 高端 AI MPU 采用瑞薩電子專有的AI 加速-動態(tài)可重配置處理器 (DRP-AI3)、四 Arm^?^ Cortex ^?^ -
    的頭像 發(fā)表于 03-15 11:50 ?1800次閱讀
    AI <b class='flag-5'>MPU</b># 瑞薩RZ/V2H 四<b class='flag-5'>核</b>視覺 ,采用 DRP-AI3 加速<b class='flag-5'>器</b>和高性能實時<b class='flag-5'>處理器</b>

    RK3562J 處理器 M 啟動實操

      一、RK3562J處理器概述   RK3562J處理器是一款高性能、多核心的處理器,采用了獨特的異構架構設計。它集成了4個Cortex-
    發(fā)表于 02-27 08:59

    RK3399處理器:高性能多核異構計算平臺

    RK3399是一款高性能的多核異構計算平臺,集成了強大的CPU、GPU以及豐富的多媒體和接口功能。其獨特的雙Cortex-A72+四Cortex-A53大小
    的頭像 發(fā)表于 02-08 18:04 ?2219次閱讀

    基于IMX8MM處理器Cortex-A和Cortex-M的RPMsg通信方案

    RPMsg全稱為 remote processor messages,是一種基于virtio的消息傳遞總線,專為異構處理器系統(tǒng)之間的通信設計。
    的頭像 發(fā)表于 12-06 10:07 ?3418次閱讀
    基于IMX8MM<b class='flag-5'>處理器</b>Cortex-<b class='flag-5'>A</b><b class='flag-5'>核</b>和Cortex-<b class='flag-5'>M</b><b class='flag-5'>核</b>的RPMsg<b class='flag-5'>通信</b>方案

    全志T113雙異構處理器的使用基于Tina Linux5.0——異構通信驗證

    6、雙通信驗證 6.1、C906小創(chuàng)建通訊節(jié)點 在C906小串口終端建立兩個通訊節(jié)點用于監(jiān)聽數(shù)據(jù),輸入eptdev_bind test 2 cpu0 >eptdev_bin
    發(fā)表于 11-20 09:47

    基于全志T113-i多核異構處理器的全國產嵌入式核心板簡介

    嵌入式核心板。ECK30系列核心板可廣泛應用于工業(yè)控制、HMI、IoT等領域。 全志公司的T113-i處理器是由雙ARM Cortex-A7、RISC-V和HiFi4 DSP三種異構
    的頭像 發(fā)表于 10-25 13:40 ?1571次閱讀