在 AXI 數(shù)據(jù)傳輸過(guò)程中，主要涉及到

?窄位寬數(shù)據(jù)傳輸（Narrow Transfer）

?非對(duì)齊傳輸（Unaligned Transfer）

?混合大小端傳輸（mix-endianness）等問(wèn)題。

（1）窄位寬數(shù)據(jù)傳輸

當(dāng)本次傳輸中數(shù)據(jù)位寬小于通道本身的數(shù)據(jù)位寬時(shí)，稱為窄位寬數(shù)據(jù)傳輸，或者直接翻譯成窄傳輸。

在窄位寬寫傳輸中，主機(jī)需要告知從機(jī)數(shù)據(jù)通道中哪些bit（原文寫的是字節(jié)，應(yīng)該是寫錯(cuò)了）是有效的，需要使用到寫數(shù)據(jù)通道中的 WSTRB 信號(hào)。WSTRB信號(hào)中的單個(gè) bit 置起，表示對(duì)應(yīng)位置上的字節(jié)有效，對(duì)應(yīng)關(guān)系為：

WSTRB［n］ 對(duì)應(yīng) WDATA［8n+7:8n］，也就是：當(dāng) WSTRB［n］ 為 1 時(shí)，WDATA［8n+7:8n］有效。

WSTRB 信號(hào)比特位寬等于數(shù)據(jù)通道位寬的字節(jié)數(shù)量，比如 32bit 位寬的數(shù)據(jù)通道，對(duì)應(yīng) WSTRB 信號(hào)位寬為 4bit。

根據(jù)該圖可直觀的看出WSTRB信號(hào)的作用。上圖的窄位寬傳輸有以下特點(diǎn)：

?burst 傳輸長(zhǎng)度為 5

?burst 傳輸位寬為 8bit

?起始地址為 0x0

?數(shù)據(jù)總線位寬為 32bit

?突發(fā)類型為 INCR

引用部分可幫助理解窄位寬傳輸?shù)那闆r：

個(gè)人理解該設(shè)計(jì)的意義在于，當(dāng)主機(jī)是因?yàn)閺臋C(jī)或者其他客觀條件限制，需要進(jìn)行窄傳輸時(shí)，可以一次性將數(shù)據(jù)放置于數(shù)據(jù)總線上，只需在每次傳輸期間改變 WSTRB信號(hào)即可。

以上圖為例，主機(jī)將 D［31:0］ 防置于總線，在接下來(lái)的四個(gè)周期中，僅需對(duì) WSTRB 進(jìn)行移位，即可依次完成 4 個(gè)字節(jié)的傳輸。

該結(jié)構(gòu)有利于 memory 類型的從機(jī)進(jìn)行寫入處理，這里設(shè)想一種實(shí)現(xiàn)方式，結(jié)合下圖講解，在 64bit 位寬的總線上進(jìn)行 32bit位寬傳輸，起始地址為 0x4 。此時(shí)假設(shè)存儲(chǔ)介質(zhì)位寬與總線位寬一致，為 64 bit。

在 transfer 1st 中，從機(jī)獲取整個(gè)總線上的 64bit 數(shù)據(jù)存儲(chǔ)至存儲(chǔ)介質(zhì)中，比如 DDR，并利用 wstrb 作為 mask信號(hào)屏蔽無(wú)效的低 32 bit（比如 DDR 的 DQM 信號(hào)）。

這時(shí)候存儲(chǔ)介質(zhì)的寫入地址為 0x0，但實(shí)際只從地址 0x4 開(kāi)始寫入了 32bit 數(shù)據(jù)。在后續(xù)的 transfer 繼續(xù)按以上模式工作。