18video性欧美19sex,欧美高清videosddfsexhd,性少妇videosexfreexxx片中国,激情五月激情综合五月看花,亚洲人成网77777色在线播放

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

AMD MPSoC器件中啟用SEM IP的策略與方法

XILINX開(kāi)發(fā)者社區(qū) ? 來(lái)源:XILINX開(kāi)發(fā)者社區(qū) ? 2024-03-01 09:53 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

本文作者:AMD 工程師Ivy Guo

SEM IP 的主要任務(wù)就是掃描 PL Configuration RAM, IP 自身也是在 PL 里面運(yùn)行。其實(shí) AMD MPSoC 器件同樣可以運(yùn)行 SEM IP。

但 SEM IP “默認(rèn)”情況下在 MPSoC 上跑不起來(lái),原因是 PCAP 和 ICAP 的控制權(quán)移交問(wèn)題。ICAP 是 FPGA 控制配置相關(guān)操作的接口,SEM IP 的工作是建立在 ICAP 的基礎(chǔ)上,它必須擁有 ICAP 的訪問(wèn)權(quán)限才能夠正常工作。PCAP 和 ICAP 類(lèi)似,它是 PS 訪問(wèn)配置控制端的接口。ICAP 和 PCAP 不能同時(shí)工作,否則會(huì)有沖突。在 MPSoC 剛剛 Boot 起來(lái)的時(shí)候,配置控制權(quán)的接口默認(rèn)分配給了 PS 和 PCAP。此時(shí) ICAP 不能訪問(wèn),IP 也就無(wú)法工作起來(lái)。下面兩個(gè)文檔,以及本文介紹的簡(jiǎn)單指令,都是為了解決這個(gè)問(wèn)題。

https://docs.xilinx.com/v/u/en-US/xapp1303-integrating-sem-ip-with-axi

https://docs.xilinx.com/v/u/en-US/xapp1298-integrating-sem-ip


我們先來(lái)看指令解決方法。
如果你在 MPSoC 上運(yùn)行一個(gè) SEM IP,觀察到的 log 如下(此處以 ZCU102 為例):

a988d428-d6f5-11ee-a297-92fbcf53809c.png

IP 在初始化階段就卡住了。從 Uart 口的 log 看 ‘ICAP’后續(xù)無(wú)字符輸出,這是典型的 IP 無(wú)法通過(guò) ICAP 訪問(wèn)控制端的狀態(tài)。此時(shí)需要把控制權(quán)從默認(rèn)的 PCAP 切換到 ICAP 去。我們需要利用 pcap_ctrl 這個(gè)寄存器。UG1087 對(duì)其定義如下:
https://docs.xilinx.com/r/en-US/ug1087-zynq-ultrascale-registers/pcap_rdwr-CSU-Register

a999f78a-d6f5-11ee-a297-92fbcf53809c.png

地址為 0xffca3008, Bit 0 的 pcap_pr 就是控制位。其上電默認(rèn)值為 0x1。
打開(kāi) XSCT,連接到 ZCU102 的器件 XCZU9。

a9af7d12-d6f5-11ee-a297-92fbcf53809c.png

根據(jù)地址查詢(xún)一下 pcap_ctrl 寄存器的值,返回值為 0x1, 說(shuō)明確實(shí) PCAP 在控制:
xsct% mrd -force 0xffca3008
FFCA3008: 00000001
把 Bit 0 清零:
xsct% mwr -force 0xffca3008 0x0

此時(shí)可以看到 Uart 窗口里 ICAP 立即變?yōu)榭梢栽L問(wèn)的狀態(tài),并繼續(xù)打印出了完整的 Initialization log:

a9d1bd8c-d6f5-11ee-a297-92fbcf53809c.png

隨意操作一下 IP,根據(jù) IP 的響應(yīng)情況,可以看到其已經(jīng)完全正常開(kāi)始工作了:

a9e523e0-d6f5-11ee-a297-92fbcf53809c.png

如果 PCB 上有 JTAG 控制接口,那么通過(guò)上述方法,直接修改 pcap_ctrl 寄存器就可以了。但是如果 PCB 上沒(méi)有 JTAG 口,或者是外場(chǎng)的產(chǎn)品應(yīng)用,我們就要使用 XAPP1298 或者1303的方法,利用 PS 來(lái)做控制權(quán)的移交。后續(xù)文檔中我們會(huì)解析一下其使用方法并更新一下參考文件。

AMD 自適應(yīng)SOC 及 FPGA中文技術(shù)支持社區(qū)

審核編輯:黃飛

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • amd
    amd
    +關(guān)注

    關(guān)注

    25

    文章

    5626

    瀏覽量

    138606
  • 寄存器
    +關(guān)注

    關(guān)注

    31

    文章

    5498

    瀏覽量

    128108
  • SEM
    SEM
    +關(guān)注

    關(guān)注

    0

    文章

    270

    瀏覽量

    15418
  • MPSoC
    +關(guān)注

    關(guān)注

    0

    文章

    202

    瀏覽量

    24994
  • PCAP
    +關(guān)注

    關(guān)注

    0

    文章

    12

    瀏覽量

    12789

原文標(biāo)題:開(kāi)發(fā)者分享|在 AMD MPSoC 器件中使能 SEM IP (一)

文章出處:【微信號(hào):gh_2d1c7e2d540e,微信公眾號(hào):XILINX開(kāi)發(fā)者社區(qū)】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    基于AMD Versal器件實(shí)現(xiàn)PCIe5 DMA功能

    Versal是AMD 7nm的SoC高端器件,不僅擁有比16nm性能更強(qiáng)的邏輯性能,并且其PS系統(tǒng)的CPM PCIe也較上一代MPSoC PS硬核PCIe單元強(qiáng)大得多。本節(jié)將基于
    的頭像 發(fā)表于 06-19 09:44 ?1224次閱讀
    基于<b class='flag-5'>AMD</b> Versal<b class='flag-5'>器件</b>實(shí)現(xiàn)PCIe5 DMA功能

    SEM IPMPSoC器件上的使用指南

    位于冗余校驗(yàn)區(qū)域而非功能邏輯位,從而避免對(duì)設(shè)計(jì)功能完整性造成干擾。主要應(yīng)用于要求苛刻的場(chǎng)景(如航天、工業(yè)控制等),SEM控制器可以確保更高的可靠性水平。至于決定是否要在設(shè)計(jì)中使用SEM IP
    的頭像 發(fā)表于 08-13 16:59 ?1040次閱讀
    <b class='flag-5'>SEM</b> <b class='flag-5'>IP</b>在<b class='flag-5'>MPSoC</b><b class='flag-5'>器件</b>上的使用指南

    AMD Vivado IP integrator的基本功能特性

    我們還將帶您了解在 AMD Zynq UltraScale+ MPSoC 開(kāi)發(fā)板與 AMD Versal 自適應(yīng) SoC 開(kāi)發(fā)板上使用 IP integrator 時(shí),兩種設(shè)計(jì)流程之間
    的頭像 發(fā)表于 10-07 13:02 ?1531次閱讀
    <b class='flag-5'>AMD</b> Vivado <b class='flag-5'>IP</b> integrator的基本功能特性

    抓取SEM IP的串口log的詳細(xì)步驟

    SEM IP在上板調(diào)試過(guò)程中有時(shí)會(huì)出現(xiàn)一些錯(cuò)誤,比如無(wú)法執(zhí)行IP的插錯(cuò)糾錯(cuò)功能,或者自身的初始化無(wú)法完成等等,需要對(duì)SEM IP本身進(jìn)行調(diào)試
    的頭像 發(fā)表于 05-12 12:52 ?6710次閱讀

    參加搜索引擎營(yíng)銷(xiāo)SEM培訓(xùn)的好處?

    1. 可以快速學(xué)習(xí)搜索引擎營(yíng)銷(xiāo)(SEM)投放策略、方法和技術(shù),避免在自己摸索浪費(fèi)時(shí)間;2. 可以快速學(xué)習(xí)到搜索引擎營(yíng)銷(xiāo)(SEM)最新優(yōu)化技
    發(fā)表于 04-11 14:21

    Zynq UltraScale + MPSoC USB 3.0 CDC器件類(lèi)設(shè)計(jì)

    需更改不同應(yīng)用程序的固件或底層硬件。這些傳輸類(lèi)型包括控制傳輸,批量傳輸,同步傳輸和中斷傳輸。Zynq?UltraScale+?MPSoC USB3。本技術(shù)提示解釋了如何啟用所有配置選項(xiàng),一步一步地在
    發(fā)表于 01-03 09:59

    如何調(diào)試Zynq UltraScale+ MPSoC VCU DDR控制器

    ),并在高級(jí)選項(xiàng)卡啟用高級(jí)流量生成器:    DDR 應(yīng)用:  一旦 PHY 接口被驗(yàn)證,如果還會(huì)出現(xiàn)問(wèn)題,請(qǐng)嘗試切換到 PS-DDR,看看問(wèn)題是否還會(huì)繼續(xù)。  這將表明該問(wèn)題是一個(gè) VCU 至內(nèi)存
    發(fā)表于 01-07 16:02

    SoCIP核互連的不同策略

    隨著集成電路設(shè)計(jì)復(fù)雜度的提高和產(chǎn)品上市時(shí)間壓力的增大,基于IP 核復(fù)用的SoC 設(shè)計(jì)已成為一種重要的設(shè)計(jì)方法。在SoC 中集成的IP 核越來(lái)越多時(shí),IP 核的互連
    發(fā)表于 11-28 14:40 ?8次下載

    AMD-Xilinx MPSoC的Watchdog在Linux中使用的簡(jiǎn)明教程

    AMD-Xilinx MPSoC器件里,提供了內(nèi)置的Watchdog
    的頭像 發(fā)表于 07-07 14:15 ?1616次閱讀

    幾種常見(jiàn)的關(guān)于SEM IP的沖突

    SEM IP是一種比較特殊的IP。它的基本工作就是不停地后臺(tái)掃描檢測(cè)FPGA配置RAM的數(shù)據(jù)
    的頭像 發(fā)表于 07-10 16:40 ?1353次閱讀

    Zynq UltraScale+ MPSoC的隔離方法

    電子發(fā)燒友網(wǎng)站提供《Zynq UltraScale+ MPSoC的隔離方法.pdf》資料免費(fèi)下載
    發(fā)表于 09-13 17:11 ?1次下載
    Zynq UltraScale+ <b class='flag-5'>MPSoC</b><b class='flag-5'>中</b>的隔離<b class='flag-5'>方法</b>

    Zynq UltraScale+ MPSoC的隔離方法應(yīng)用筆記

    電子發(fā)燒友網(wǎng)站提供《Zynq UltraScale+ MPSoC的隔離方法應(yīng)用筆記.pdf》資料免費(fèi)下載
    發(fā)表于 09-15 14:49 ?0次下載
    Zynq UltraScale+ <b class='flag-5'>MPSoC</b><b class='flag-5'>中</b>的隔離<b class='flag-5'>方法</b>應(yīng)用筆記

    SEM IP多種工作模式的區(qū)別和選擇指導(dǎo)

    UltraScale / UlraScale+系列的SEM IP一共有6種工作模式
    的頭像 發(fā)表于 10-13 10:06 ?1888次閱讀
    <b class='flag-5'>SEM</b> <b class='flag-5'>IP</b>多種工作模式的區(qū)別和選擇指導(dǎo)

    AMD/Xilinx Zynq? UltraScale+ ? MPSoC ZCU102 評(píng)估套件

    Zynq UltraScale+ MPSoC 器件,具有四核 Arm? Cortex-A53、雙核 Cortex-R5 實(shí)時(shí)處理器和基于 AMD/Xilinx 16nm FinFET+ 可編程邏輯
    的頭像 發(fā)表于 11-20 15:32 ?2119次閱讀
    <b class='flag-5'>AMD</b>/Xilinx Zynq? UltraScale+ ? <b class='flag-5'>MPSoC</b> ZCU102 評(píng)估套件

    AMD Versal自適應(yīng)SoC器件Advanced Flow概覽(下)

    AMD Vivado Design Suite 2024.2 版本,Advanced Flow 自動(dòng)為所有 AMD Versal 自適應(yīng) SoC 器件
    的頭像 發(fā)表于 01-23 09:33 ?1130次閱讀
    <b class='flag-5'>AMD</b> Versal自適應(yīng)SoC<b class='flag-5'>器件</b>Advanced Flow概覽(下)