從石器時代到信息時代，人類對高效率的追求從未停止。如今，隨著人工智能、電動汽車和可再生能源系統(tǒng)等前沿科技的蓬勃發(fā)展，電力電子設備面臨的挑戰(zhàn)與日俱增。開關損耗一直是影響電力電子設備性能的關鍵因素之一，也成了人們對高效率追求路上的攔路虎。

面對這一挑戰(zhàn)，盡管電力電子工程師們早就掌握了理論上能夠達到零損耗的ZVS軟開關這一秘密武器，但在紛繁復雜的實際應用中，由于寄生參數(shù)、控制精度、熱效應、材料特性等種種因素，仍會不可避免地產(chǎn)生損耗。

在前不久PowerUP Asia 2024論壇的在線研討會中，Qorvo高級產(chǎn)品應用工程師Mike Zhu分享了Qorvo SiC FET在ZVS（零電壓開關）軟開關技術應用中的卓越表現(xiàn)。

ZVS也無法避免的損耗是怎么來的？

在傳統(tǒng)的硬開關操作中，開關器件在高電壓下導通，導致開關損耗顯著，這不僅降低了效率，還產(chǎn)生了大量的熱量。特別是在高頻操作中，開關損耗會急劇增加，成為制約系統(tǒng)效率和性能的關鍵因素。為了解決這一問題，軟開關技術，尤其是零電壓開關技術，被開發(fā)出來，旨在實現(xiàn)開關元件在無電壓或極低電壓狀態(tài)下導通，從而極大程度地減少開關損耗，提高效率。

零電壓開關技術依賴于開關器件（如MOSFET或IGBT）的特性，這些器件在導通時具有較低的電阻，而在關斷時具有較高的電阻。在ZVS應用中，開關在電壓為零或接近零時導通，這意味著開關的電流在導通時不會突然增加，從而減少了開關損耗。

圖1 ZVS軟開關波形及不同開關階段半橋電路的主要能量損耗來源

圖1展示了一個ZVS技術的典型示例。根據(jù)其波形圖我們可以看出，盡管ZVS避免了開通損耗，但仍然存在死區(qū)時間，這一階段會帶來死區(qū)傳導損耗。之后柵極導通，電流得以流過器件，ZVS應用中的主要損耗就發(fā)生在這里，這一部分就是開通損耗。當器件需要關斷時，ZVS應用的關斷方式依舊是硬開關式，關斷損耗也就因此產(chǎn)生了。

在零電壓開關應用中，功率器件的選擇和設計需要特別考慮到幾個關鍵性能指標，以確保系統(tǒng)在效率、熱管理以及整體性能上達到最優(yōu)。Mike 將其總結(jié)為以下幾點：

低開通損耗：在ZVS應用中，器件的開通損耗是首要關注的損耗問題，尤其是在第一或第三象限操作時。這要求器件在開通時能夠迅速且高效地轉(zhuǎn)移電流，同時最小化電壓和電流的重疊，從而減少能量損耗。

低關斷損耗：盡管ZVS技術旨在降低開通損耗，但關斷過程中的硬開關損耗依然存在，是第二大損耗來源。因此，器件在關斷時應具備快速的電壓轉(zhuǎn)換能力和低損耗特性，以減少能量在關斷過程中的消耗。

低柵極電荷（Qg）：ZVS應用由于消除了關斷損耗，可以支持更高的開關頻率。較低的柵極電荷意味著在高開關頻率下，柵極驅(qū)動損耗更小，特別是在輕負載條件下，這有利于提高效率和系統(tǒng)穩(wěn)定性。

低時間相關輸出電容（Coss）：輸出電容影響電壓降至零的速度，進而影響死區(qū)時間。較低的輸出電容可以縮短死區(qū)時間，提高占空比，從而向負載輸送更高功率，同時有助于實現(xiàn)ZVS條件，減少開關損耗。

低熱阻：功率器件的熱阻決定了其在高功率密度應用中散熱的效率。低熱阻可以有效降低器件的結(jié)溫，提高器件的熱穩(wěn)定性和可靠性，從而延長產(chǎn)品的使用壽命。

SiC FET的革新技術這樣實現(xiàn)TVS效率提升

Qorvo SiC FET，作為ZVS技術的革新者，憑借其獨特的設計和材料科學的進步，為電力電子行業(yè)帶來了前所未有的變革。

圖2. SiC MOSFET與用于共源共柵電路SiC JFET的截面比較

與平面SiC MOSFET對比，Qorvo SiC FET采用了共源共柵結(jié)構(gòu)，其核心在于使用了溝槽JFET。這一設計消除了平面SiC MOSFET中存在的溝道電阻，取而代之的是一個低壓硅MOSFET的溝道電阻。由于硅材料的導電性能優(yōu)于SiC，且工作在較低的電壓下，因此其導通電阻顯著減小，僅占共源共柵器件總電阻的5%-10%。這一創(chuàng)新設計大幅度降低了器件的導通電阻，使得Qorvo SiC FET在單位面積上的導通電阻比最接近的SiC MOSFET結(jié)構(gòu)低兩倍以上。

圖3. Qorvo SiC FET與其他廠商的開關器件導通電阻對比

此外，Qorvo SiC FET還通過其獨特的結(jié)構(gòu)設計，進一步優(yōu)化了開關性能。平面SiC MOSFET在第三象限導通時，體二極管壓降較高，例如，在零偏置情況下傳導30A電流時，壓降約為4.8V。而在Qorvo SiC FET中，由于其共源共柵結(jié)構(gòu)，高壓SiC JFET在第三象限導通時始終處于同步導通模式。這使得在柵極偏置為0V且第三象限電流為30A時，Qorvo SiC FET的體二極管壓降僅為2.5V。得益于其低溝道電阻和低體二極管壓降，Qorvo SiC FET還提供了非常低的時間相關輸出電容（Coss），這使得開關速度大大加快，并有效地縮短了所需的死區(qū)時間。

針對ZVS應用中的另一大損耗來源——開關損耗。Mike將Qorvo的U1B半橋模塊與其他廠商的SiC MOSFET進行了對比，結(jié)果顯示在100A電流條件下，Qorvo的器件在關斷時的開關損耗比其他廠商的器件低74%。這種性能優(yōu)勢主要歸因于Qorvo器件的更快的dV/dt，即電壓變化率。

快速的dV/dt可以減少電流和電壓的重疊，進而降低關斷損耗。當使用緩沖器控制電壓尖峰和振鈴時，這種效果尤為明顯。緩沖器可以幫助限制電壓的上升速度，同時允許更小的柵極電阻，這有利于降低開關損耗。在電動汽車充電站等實際應用中，使用Qorvo器件可以實現(xiàn)更高的效率，更低的結(jié)溫，以及可能更高的開關頻率，從而減小系統(tǒng)尺寸和降低成本。

更小的芯片尺寸帶來諸多優(yōu)點的同時，也增加了熱阻。在高功率密度的應用中，有效的散熱設計至關重要。Qorvo通過采用銀燒結(jié)芯片貼裝技術，顯著提升了其SiC FET的熱性能。銀燒結(jié)技術的導熱率是傳統(tǒng)焊接技術的六倍，這意味著熱量能夠更高效地從芯片表面轉(zhuǎn)移到散熱器，從而降低了器件的運行溫度，延長了器件的使用壽命，并提升了整體系統(tǒng)的可靠性和效率。

結(jié)語

Qorvo SiC FET的創(chuàng)新技術不僅在零電壓開關（ZVS）應用中展現(xiàn)了卓越的性能，還為電力電子行業(yè)帶來了顯著的效率提升和成本降低。通過優(yōu)化設計和材料科學的進步，Qorvo SiC FET在高頻、高壓操作中表現(xiàn)出色，滿足了現(xiàn)代電力電子設備對高效率和高功率密度的需求。無論是在電動汽車、可再生能源系統(tǒng)，還是在工業(yè)電機驅(qū)動和數(shù)據(jù)中心電源等領域，Qorvo SiC FET都為實現(xiàn)更緊湊、更可靠的系統(tǒng)設計提供了無限可能。隨著電氣化和智能化的不斷推進，Qorvo將繼續(xù)引領技術創(chuàng)新，助力全球向更可持續(xù)的未來邁進。