概述
AD9513是一款三路輸出時(shí)鐘分配IC，其低抖動(dòng)和低相位噪聲特性能夠?qū)崿F(xiàn)優(yōu)質(zhì)的數(shù)據(jù)轉(zhuǎn)換器性能。這款器件也適合于對(duì)相位噪聲和抖動(dòng)有嚴(yán)格要求的其它應(yīng)用。

三路獨(dú)立的時(shí)鐘輸出可被設(shè)置為L(zhǎng)VDS或CMOS電平。在LVDS模式下，輸出工作在800 MHz；在CMOS模式下，輸出工作在250 MHz。

每路輸出都具有可編程的分頻器，可設(shè)置1~32的整數(shù)分頻比。一路時(shí)鐘輸出相對(duì)于其它時(shí)鐘輸出的相位可通過(guò)分頻器相位選擇功能進(jìn)行設(shè)置，用作時(shí)序粗調(diào)。

其中一路輸出提供延遲單元，具有3個(gè)可選擇的滿量程延遲值（1.5 ns、5 ns及10 ns），均可提供16級(jí)精調(diào)。

AD9513無(wú)需外部控制器即可進(jìn)行操作或設(shè)置。器件通過(guò)11個(gè)引腳（S0~S10）和4個(gè)邏輯電平進(jìn)行編程。編程引腳被內(nèi)部偏置為? VS。VREF引腳提供? VS電平。VS （3.3 V）和GND（0 V）提供另外兩個(gè)邏輯電平。

AD9513 非常適合于數(shù)據(jù)轉(zhuǎn)換器時(shí)鐘應(yīng)用，利用亞皮秒抖動(dòng)編碼信號(hào)，可實(shí)現(xiàn)優(yōu)質(zhì)的轉(zhuǎn)換器性能。

AD9513采用32引腳LFCSP封裝，3.3 V單電源供電，工作溫度范圍為?40°C~+85°C。
數(shù)據(jù)表：*附件：AD9513 800MHz時(shí)鐘分配IC，分頻器，延遲調(diào)整，三路輸出技術(shù)手冊(cè).pdf

應(yīng)用

• 低抖動(dòng)，低相位噪聲時(shí)鐘分配
• 為高速ADC、DAC、DDS、DDC、DUC、MxFE提供時(shí)鐘
• 高性能無(wú)線收發(fā)器
• 高性能儀器儀表
• 寬帶基礎(chǔ)設(shè)施
• 自動(dòng)測(cè)試設(shè)備（ATE）

特性

• .6 GHz差分時(shí)鐘輸入
• 3個(gè)可編程分頻器
  • 編程范圍：1至32
  • 用于延遲粗調(diào)的相位選擇
  • 節(jié)省空間的32引腳LFCSP封裝
• 三路800 MHz/250 MHz LVDS/CMOS時(shí)鐘輸出
  • 加性輸出抖動(dòng)：300 fs rms
  • 延遲時(shí)間最長(zhǎng)11.6 ns
• 可利用4電平邏輯引腳進(jìn)行器件配置

框圖

時(shí)序圖

引腳配置描述

功能描述

總體

AD9513 可將其輸入時(shí)鐘分配至多達(dá)三個(gè)輸出端。每個(gè)輸出端可設(shè)置為低壓差分信號(hào)（LVDS）或互補(bǔ)金屬氧化物半導(dǎo)體（CMOS）邏輯電平。每個(gè)輸出端都有各自的分頻器，可從整數(shù) 1（旁路）至 32 的列表中選擇分頻比。

輸出端 2（OUT2）包含一個(gè)模擬延遲模塊，可設(shè)置為增加 2.5 納秒、6.0 納秒或 11.6 納秒的額外延遲，每種延遲都有 16 級(jí)精細(xì)調(diào)整。

差分時(shí)鐘輸入（CLK, CLKB）

CLK 和 CLKB 引腳是差分時(shí)鐘輸入引腳。此輸入適用于高達(dá) 1600 MHz 的頻率。抖動(dòng)性能會(huì)以低于 1 V/ns 的速率下降。輸入電平應(yīng)在 2.2 V 至 3.1 V 峰峰值（p - p）之間。任何更大的值都會(huì)導(dǎo)致輸入引腳上的保護(hù)二極管導(dǎo)通。

參見(jiàn)圖 17 了解 CLK 等效輸入電路。此輸入為全差分且直流耦合。信號(hào)輸入必須交流耦合。如果使用單端輸入，可通過(guò)在差分輸入的一側(cè)連接一個(gè)電容器來(lái)實(shí)現(xiàn)交流耦合，另一側(cè)則通過(guò)一個(gè)電容器旁路至安靜的交流地。

同步

上電同步
上電時(shí)會(huì)發(fā)出上電同步信號(hào)（POS），以確保輸出端同步啟動(dòng)。上電同步僅在 V? 電源轉(zhuǎn)換期間起作用，以確保輸出端同步啟動(dòng)。V? 電源轉(zhuǎn)換的區(qū)域范圍為 2.2 V 至 3.1 V，最長(zhǎng)可能在 V? 超過(guò) 2.2 V 后 65 毫秒內(nèi)發(fā)生。只有分頻比不為 1 的輸出端會(huì)進(jìn)行同步。

SYNCB
如果在 AD9513 運(yùn)行期間更改設(shè)置配置，輸出端可能會(huì)失去同步。但隨時(shí)都可通過(guò) SYNCB 引腳使輸出端重新同步。

當(dāng) SYNCB 引腳被拉低并釋放時(shí)，會(huì)進(jìn)行同步。時(shí)鐘輸出端（分頻比為 1 的情況除外）會(huì)被強(qiáng)制進(jìn)入固定狀態(tài)（由分頻和相位設(shè)置決定）并保持在該靜態(tài)條件下，直到 SYNCB 引腳恢復(fù)為高電平。釋放 SYNCB 引腳后，在時(shí)鐘信號(hào)（CLK）的四個(gè)周期后，所有輸出端將恢復(fù)同步（分頻比為 1 的情況除外）。

對(duì)于分頻比為 1 的輸出端，該輸出端不受 SYNCB 影響。