概述
MAX9310是一種快速，低扭曲1:5差分驅(qū)動器，具有可選的LVPECL/HSTL輸入端和LVDS輸出端，設(shè)計應(yīng)用于時鐘分配。這種器件的特點是具有345ps的極低傳輸延遲和45.5mA的電源電流。

MAX9310工作在2.375V至2.625V電源范圍，適用于2.5V系統(tǒng)。通過2:1輸入多路復(fù)用器，選擇兩路差分輸入中的一路。輸入選擇是由CLKSEL引腳控制，這種器件也具有同步使能功能。

MAX9310提供節(jié)省空間的20引腳TSSOP封裝，可工作在-40°C至+85°C的寬溫度范圍。
數(shù)據(jù)表：*附件：MAX9310 1比5時鐘驅(qū)動器，可選的LVPECL輸入與LVDS輸出技術(shù)手冊.pdf

應(yīng)用

• 自動測試設(shè)備(ATE)
• 局端背板時鐘分配
• 數(shù)據(jù)和時鐘驅(qū)動器與緩沖器
• DSLAM
• 無線基站

特性

• 保證1.0GHz工作頻率
• 8ps輸出至輸出扭曲
• 345ps傳輸延遲
• 接受LVPECL和差分HSTL輸入電平
• 同步輸出使能/禁止
• 兩路可選擇的差分輸入
• 2.375V至2.625V電源電壓
• ESD保護：±2kV (人體模型)
• 輸入開路時,輸入偏置電阻驅(qū)動輸出為低

典型應(yīng)用電路

引腳配置描述

DC電氣特性

典型操作特性

詳細說明

MAX9310是一款低偏斜1:5差分驅(qū)動器，具有兩個可選的LVPECL輸入和LVDS輸出，專為時鐘分配應(yīng)用而設(shè)計。選通時鐘接受差分輸入信號，并將其復(fù)制到五個獨立的差分LVDS輸出。輸入由內(nèi)部偏置電阻進行偏置，這樣當輸入開路時，輸出為差分高電平。輸出驅(qū)動器保證在高達1.0GHz的頻率下工作，LVDS輸出電平符合EIA/TIA - 644標準。

MAX9310的設(shè)計工作電壓范圍為2.375V至2.625V，標稱值為2.5V。

差分LVPECL輸入

MAX9310有兩個差分LVPECL輸入端口，每個差分輸入對都有獨立的端接。一個選擇引腳（CLKSEL）用于激活所需的輸入。施加到輸入的差分信號的最大幅度為Vcc。差分信號的高電平和低電平（VHD和VLD）以及差分輸入電壓（VIH - VIL）可同時施加。

同步使能

MAX9310的輸出在差分低電平狀態(tài)下同步使能和禁用，以消除選通時鐘脈沖中的短脈沖。EN連接到輸入的邊沿觸發(fā)D觸發(fā)器的置位端。上電后，將EN驅(qū)動為低電平并切換時鐘頻率以啟用輸出。輸出在所選輸入時鐘的下降沿使能。EN下降沿時，輸出設(shè)置為所選輸入時鐘下降沿的差分低電平狀態(tài)（圖2）。

輸入偏置電阻

內(nèi)部偏置電阻確保在輸入（差分）未連接的情況下輸出為低電平。反相輸入（CLK_）通過一個75kΩ下拉電阻偏置到地，同相輸入（CLK_）通過一個75kΩ上拉電阻偏置到Vcc。

差分LVDS輸出

LVDS輸出必須按照典型應(yīng)用電路所示，在Q_和Q_之間用100Ω電阻進行端接。輸出具有短路保護功能。

應(yīng)用信息

電源去耦

將每個Vcc引腳通過0.1μF和0.01μF的高頻表面貼裝陶瓷電容旁路至地，盡可能將電容靠近器件安裝，0.01μF電容最靠近器件。使用多個并聯(lián)過孔，以最小化寄生電感并減少大電流瞬變引起的電源波動。

受控阻抗走線

輸入和輸出走線特性會影響MAX9310的性能。將高頻輸入和輸出連接到50Ω特性阻抗走線，盡量縮短走線長度，以防止阻抗不連續(xù)。通過匹配電纜和連接器保持50Ω特性阻抗，以減少反射。通過匹配差分對內(nèi)走線的電氣長度來減少偏移。

輸出端接

按照典型應(yīng)用電路所示，在Q_和Q_之間用100Ω電阻對輸出進行端接。