概述
MAX96716A 將雙 GMSL2 串行輸入轉(zhuǎn)換為 MIPI CSI-2。它還發(fā)送和接收控制通道數(shù)據(jù)，從而實(shí)現(xiàn)前向路徑視頻和雙向控制數(shù)據(jù)的傳輸。GMSL2 鏈路在正向傳輸方向上以 6Gbps 或 3Gbps 的固定速率運(yùn)行，而在反向傳輸方向上的速率為 187.5Mbps。

GMSL? 輸入獨(dú)立運(yùn)行，允許每個(gè)輸入接收具有不同時(shí)序和分辨率的視頻。

可以將來(lái)自?xún)蓚€(gè)輸入的視頻數(shù)據(jù)聚合起來(lái)以在單個(gè) CSI-2 端口上輸出，或者在第二個(gè)端口上復(fù)制以進(jìn)行冗余處理。

該設(shè)備和連接的串行器通過(guò) I^ 2^ C 或 UART。

該設(shè)備的工作溫度范圍為 -40°C 至 +105°C，且符合 AEC-Q100 標(biāo)準(zhǔn)。

數(shù)據(jù)可以通過(guò)符合 GMSL2 通道規(guī)范的低成本 50Ω 同軸電纜或 100Ω STP 電纜傳輸。請(qǐng)聯(lián)系工廠(chǎng)以獲取 GMSL2 通道規(guī)格。
數(shù)據(jù)表：*附件：MAX96716A雙GMSL2至CSI-2解串器技術(shù)手冊(cè).pdf
特性

• 通過(guò)單根同軸電纜或 STP 電纜實(shí)現(xiàn)全雙工功能
  • 3Gbps 或 6Gbps 前向鏈路速率
  • 187.5Mbps 反向鏈路速率
• 雙四通道 D-PHY 或雙通道 C-PHY MIPI CSI-2 v1.3 輸出端口
  • 聚合和復(fù)制功能
  • 支持 16 個(gè)虛擬通道
  • 支持 RAW8/10/12/14/16/20、RGB565/666/888、YUV422 8/10 位、用戶(hù)定義和通用長(zhǎng)包數(shù)據(jù)類(lèi)型
• 先進(jìn)的 MIPI D-PHY v1.2 發(fā)射器
  • 每通道 80Mbps 至 2.5Gbps
• 先進(jìn)的 MIPI C-PHY v1.0 發(fā)射器
  • 每通道 182Mbps 至 4.56Gbps
• 反向參考（RoR）通道支持串行器的無(wú)晶振操作
• ASIL 相關(guān)功能安全特性
  • 符合 ASIL B 標(biāo)準(zhǔn)
  • 隧道模式下通過(guò) CRC 實(shí)現(xiàn)端到端數(shù)據(jù)完整性
  • 用于保護(hù)前向視頻和控制通道數(shù)據(jù)的 R-S FEC
  • 側(cè)信道數(shù)據(jù)（I^2^C、UART、SPI、GPIO）的 16 位 CRC 保護(hù)，檢測(cè)到錯(cuò)誤后重新傳輸
  • 視頻行數(shù)據(jù)的 32 位 CRC 保護(hù)
• 用于串行鏈路 BER 測(cè)試的前向和反向通道 PRBS
• 持續(xù)鏈路裕度監(jiān)控和優(yōu)化
  • 連續(xù)自適應(yīng)均衡
  • 用于連續(xù)鏈路裕度診斷的前向和反向通道眼圖張開(kāi)監(jiān)視器
• 用于設(shè)備配置和外設(shè)通信的并發(fā)側(cè)通道
  • I^2^C/UART、直通 I^2^C/UART、SPI、GPIO 和寄存器可編程 GPIO
  • 四個(gè)硬件可編程的設(shè)備地址
• 48 引腳 7mm x 7mm TQFN 側(cè)面可潤(rùn)濕封裝，引腳間距為 0.5mm

簡(jiǎn)化應(yīng)用電路

電特性

典型操作特性

引腳配置描述

ESD保護(hù)

產(chǎn)品概述

MAX96716A GMSL2雙通道解串器可將單路或雙路GMSL2串行輸入的數(shù)據(jù)，轉(zhuǎn)換為一個(gè)或兩個(gè)CSI - 2輸出端口上的CSI - 2數(shù)據(jù)包。它還能發(fā)送和接收側(cè)信道數(shù)據(jù)，支持前向路徑傳感器數(shù)據(jù)的全雙工傳輸，并且雙向數(shù)據(jù)速率可設(shè)置為低至50Ω同軸電纜或100Ω STP電纜的50Mbps，以滿(mǎn)足GMSL2通道規(guī)格要求。

MAX96716A具有雙四通道D - PHY v1.2輸出端口，支持80Mbps至2.5Gbps的數(shù)據(jù)速率；或雙2通道C - PHY CSI - 2 v1.3輸出端口，每個(gè)通道支持182Mbps至4.56Gbps的數(shù)據(jù)速率?；顒?dòng)的D - PHY v1.2數(shù)據(jù)通道數(shù)量可編程，可為1、2、3或4通道。C - PHY接口可編程為1或2通道。它支持的數(shù)據(jù)類(lèi)型包括RAW8/10/12/14/16/20、RGB555/666/888/YYUV422 8/10位、用戶(hù)自定義以及通用長(zhǎng)數(shù)據(jù)包數(shù)據(jù)類(lèi)型。它還支持多達(dá)16個(gè)虛擬通道。

一個(gè)基本用例是具有MIPI - D - PHY輸出的單個(gè)傳感器，如圖20所示，傳感器輸出以3Gbps或6Gbps的數(shù)據(jù)速率在GMSL2模式下發(fā)送至SoC。可使用兩個(gè)GMSL2串行器與一個(gè)MAX96716A解串器連接兩個(gè)傳感器，或?qū)⒁粋€(gè)或兩個(gè)SoC連接起來(lái)，如圖21所示。電纜類(lèi)型、傳感器定時(shí)和數(shù)據(jù)速率無(wú)需匹配，傳感器與鏈路的連接也可隨意設(shè)置，以調(diào)整前向速率（3Gbps或6Gbps）。鏈路A和鏈路B的數(shù)據(jù)分別輸出到獨(dú)立的專(zhuān)用CSI - 2端口，以供SoC采集。專(zhuān)用端口使具有較慢D - PHY通道的SoC能夠從兩個(gè)數(shù)據(jù)源采集數(shù)據(jù)。