在現(xiàn)代電子系統(tǒng)中，數(shù)據(jù)傳輸速度的快速增長帶來了諸多挑戰(zhàn)。當信號頻率達到幾百兆赫茲甚至數(shù)千兆赫茲時，傳統(tǒng)的單端信號傳輸方式面臨著信號完整性惡化、電磁干擾增強、功耗增加等問題。差分信號傳輸技術通過使用一對互補信號來傳遞信息，有效解決了這些高頻應用中的關鍵問題。

差分設計不僅在高速數(shù)字通信、射頻系統(tǒng)、高速ADC/DAC等領域得到廣泛應用，還成為了現(xiàn)代高速接口標準（如USB 3.0、PCIe、SATA、DDR等）的核心技術。深入理解差分設計原理和掌握相關設計技術，對于現(xiàn)代電子工程師具有重要意義。

差分信號定義

差分信號是指用一對導線傳輸信號，其中一根傳輸原始信號，另一根傳輸與原始信號極性相反、幅度相等的信號。接收端通過檢測這兩個信號的差值來還原原始信息。在理想情況下，這兩個信號的幅度相等但極性相反，其差值為原始信號的兩倍。

差分信號的優(yōu)勢

抗噪聲能力強：由于差分信號受到的共模噪聲在兩根導線上基本相同，通過差分檢測可以有效抑制共模噪聲。理論上，完全對稱的差分系統(tǒng)可以完全消除共模干擾。

電磁干擾小：差分信號對產生的電磁場相互抵消，減少了對外部的電磁干擾。同時，差分結構對外部電磁場的敏感性也較低。

信號完整性好：差分傳輸可以提供更好的信號完整性，特別是在高頻應用中，差分走線的串擾和反射問題相對較小。

功耗優(yōu)化：在相同的信噪比要求下，差分信號可以使用較低的擺幅，從而降低功耗。

差分信號的應用

差分信號廣泛用于以下應用：

?USB，12 MB/s

?火線（IEEE-1394），100/200/400 MB/s

?LVDS，> 400 MB/s

?以太網(wǎng)，10 MB/s，100 MB/s，1 GB/s

?光纖通道，1.0625 GB/s

?OC48，2.4 GB/s

?平板顯示器接口

?背板

除了背板信號傳輸之外，所有的應用都具有一個共同特點，即需要使用外部電路來實現(xiàn)數(shù)據(jù)傳輸，且這些傳輸速率必須保持在較高水平。

這些電路設計用于最小化輻射噪聲，減少更大距離上的損失。電路的數(shù)據(jù)速率范圍從10 Mb/s到2.4 Gb/s及以上，頻率達到1.2 GHz。所有這些都可以使用傳統(tǒng)制造技術在FR4基板材料上實現(xiàn)。如前所述，在先進設計中采用差分信號傳輸有多種原因。噪聲抑制和更高的有效信號電平都提高了有效的信號與噪聲的比值，并降低錯誤率。

布線設計規(guī)則

長度匹配：差分對內的長度差異應控制在很小的范圍內，通常要求在5-10密耳（mil）以內。長度不匹配會導致時序偏移，或影響信號質量。

間距控制：差分對內導線之間的間距應保持一致，通常間距與線寬的比例在1:1到3:1之間。間距過小會增加制造難度，過大會降低差分耦合效果。

對稱性設計：差分對應盡可能保持對稱，包括幾何對稱和電氣對稱。任何不對稱都會破壞差分結構，降低系統(tǒng)性能。

層疊設計考慮

參考平面選擇：差分走線應有良好的參考平面，通常選擇完整的地平面或電源平面。參考平面的完整性直接影響信號完整性。

層間距離優(yōu)化：信號層與參考平面之間的距離影響特征阻抗和信號完整性。距離過近會增加寄生電容，過遠會增加環(huán)路電感。

多層板設計：在多層PCB設計中，應合理規(guī)劃差分信號的走線層，避免跨越不連續(xù)的參考平面。

差分布局與布線

BGA案例

圖中展示了在墊層技術中使用uvia實現(xiàn)的BGA差分避讓布線特性。

外側的“避讓”區(qū)域位于頂部，而內側的區(qū)域則位于第一層的內側區(qū)域。

在電路上盡量減少端接電阻以及測試點的設置。

在整個電路板上采用一致的間距進行布線，以最大限度地增加布線“通道”的數(shù)量。

通道內的多層差分布線

通過保持在通道內布線可以實現(xiàn)最大密度和最小的對間串擾：

• 將走線定位在過孔陣列所定義的水平和垂直布線"通道"內。

• 優(yōu)先布線水平或垂直分量最少的差分對。

使用引導線的曼哈頓距離來確定給定層內點對點連接的布線順序。

單層差分扇出和布線

使用單層差分扇出和布線，減小導體寬度以允許進入和退出頂層上的BGA焊盤。

相鄰層上的差分布線

• 當在相鄰層上布線差分對時，交叉處應該保持90°角。

• 這有助于提高密度，如上述示例所示，在網(wǎng)絡交換卡中，時鐘信號必須在相鄰的信號布線層上進行布線。

分離差分對導體

平衡對可以短距離分離以增加通道布線密度，而不會大幅降低所需的差分耦合。

這個10Gbit網(wǎng)絡交換機背板的密度要求對耦合線進行一些分離，部分原因是向后兼容連接器的引腳排列。

在圖片中，注意連接器引腳間距僅支持對角引腳之間45°角的"三線間隔"布線，這就必須進行分離。

隨著系統(tǒng)性能要求的提升，差分設計需要支持更高的工作頻率，這對電路設計和工藝技術提出了更高要求。在移動和便攜式應用中，低功耗差分設計成為重要發(fā)展方向。片上差分系統(tǒng)的集成度不斷提高，需要解決器件匹配、熱管理等問題。

如今出現(xiàn)了不少的新興技術，比如自適應差分系統(tǒng)：利用數(shù)字信號處理技術實現(xiàn)自適應均衡和失配校正。人工智能輔助設計：使用機器學習算法優(yōu)化差分電路參數(shù)和布局。新材料應用：采用新型半導體材料和互連材料改善差分電路性能。

為昕Mars PCB差分線功能演示