18video性欧美19sex,欧美高清videosddfsexhd,性少妇videosexfreexxx片中国,激情五月激情综合五月看花,亚洲人成网77777色在线播放

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

LVPECL與LVDS電平互連:直流與交流耦合設(shè)計(jì)指南

1*9光模塊百兆FC口20KM ? 來源:1*9光模塊百兆FC口20KM ? 作者:1*9光模塊百兆FC口 ? 2025-08-04 16:42 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

1.LVPECL與LVDS的互連

1.1 LVPECL與LVDS的直流耦合

LVPECL到LVDS的直流耦合結(jié)構(gòu)需要一個(gè)電阻網(wǎng)絡(luò),如圖5中所示,設(shè)計(jì)該網(wǎng)絡(luò)時(shí)有這樣幾點(diǎn)必須考慮:首先,我們知道當(dāng)負(fù)載是50Ω接到VCC-2V時(shí),LVPECL的輸出性能是最優(yōu)的,因此我們考慮該電阻網(wǎng)絡(luò)應(yīng)該與最優(yōu)負(fù)載等效;然后我們還要考慮該電阻網(wǎng)絡(luò)引入的衰減不應(yīng)太大,LVPECL輸出信號(hào)經(jīng)衰減后仍能落在LVDS的有效輸入范圍內(nèi)。注意LVDS的輸入差分阻抗為100Ω,或者每個(gè)單端到虛擬地為50Ω(圖1所示),該阻抗不提供直流通路,這里意味著LVDS輸入交流阻抗與直流阻抗不等。LVPECL到LVDS的直流耦合所需的電阻網(wǎng)絡(luò)需滿足下面方程組:

圖1LVPECL到LVDS的直流耦合

wKgZPGiQckSAI7MRAACVXMvSObY777.pngwKgZO2iQckSAW6S_AACRLQ2i3hs512.png

考慮VCC=+3.3V 情況,解上面的方程組得到:R1=182Ω,R2=47.5Ω,R3=47.5Ω,VA=1.13V,

RAC=51.5Ω,RDC=62.4Ω,增益= 0.337。通過該終端網(wǎng)絡(luò)連接LVPECL輸出與LVDS輸入時(shí),實(shí)測得VA=2.1V,VB=1.06V。假定LVPECL差分最小輸出電壓為930mV,在LVDS的輸入端可達(dá)到313mV,能夠滿足LVDS輸入靈敏度要求。考慮信號(hào)較大時(shí),如果LVPECL的最大輸出為1.9V,LVDS的最大輸入電壓則為640mV,同樣可以滿足LVDS輸入指標(biāo)要求。

LVDS與LVPECL之間采用直流耦合結(jié)構(gòu)時(shí),需要加一個(gè)電阻網(wǎng)絡(luò),如圖2所示。該電阻網(wǎng)絡(luò)完成LVDS

輸出電平(1.2V)到LVPECL輸入電平(VCC-1.3V)的轉(zhuǎn)換。由于LVDS的輸出是以地為參考,而LVPECL的輸

入是以VCC為參考,這需要在構(gòu)建電平轉(zhuǎn)換網(wǎng)絡(luò)時(shí)注意LVDS的輸出不會(huì)對(duì)供電電源的變化敏感;另一個(gè)

問題是需要在功耗和速度方面折中考慮,如果電阻值(R1、R2、R3)取得較小,由電阻網(wǎng)絡(luò)和LVPECL輸入寄

電容構(gòu)成的時(shí)間常數(shù)較小,允許電路在更高的速度下工作。但是,由于這些電阻上流過較大的電流,使得

總功耗增大。這時(shí),LVDS的輸出性能容易受電源波動(dòng)的影響。還有一個(gè)問題就是要考慮阻抗匹配和網(wǎng)絡(luò)衰

減問題,電阻值可以通過下面的方程導(dǎo)出。

圖2LVDS到LVPECL的直流耦合

wKgZPGiQckSAJ1DxAACpiIg5lts420.png

在VCC電壓為+3.3V時(shí),解上面的方程得:R1 =374Ω,R2 =249Ω,R3 =402Ω,VA=1.2V,VB = 2.0V,

RIN=49Ω,增益=0.62。LVDS的最小差分輸出信號(hào)擺幅為500mVP-P,在上面結(jié)構(gòu)中加到LVPECL輸入端

的信號(hào)擺幅變?yōu)?10mVP-P,該幅度低于LVPECL的輸入標(biāo)準(zhǔn),在實(shí)際應(yīng)用中,讀者可根據(jù)器件的實(shí)際性能做

出自己的判斷。

wKgZO2iQckSAVggTAAIlicYSeUE057.png

圖3 光模塊與協(xié)議轉(zhuǎn)換IC間LVPECL/LVDS電平的直流耦合

1.2 LVPECL與LVDS的交流耦合

LVPECL到LVDS的交流耦合結(jié)構(gòu)如圖4所示,LVPECL的輸出端到地需加直流偏置電阻R(142Q~200Q),同時(shí)信號(hào)通道上一定要串接50Ω電阻,以提供一定衰減。LVDS的輸入端到地需加5.0kQ電阻,以提供共模偏置。

圖4.LVPECL與LVDS之間的交流耦合

LVDS到LVPECL的交流耦合結(jié)構(gòu)較為簡單,如圖5所示,如果芯片內(nèi)部加了偏置,則可去掉R1和R2。

wKgZO2iQckSAQQpxAACfPiFFCQc453.png

圖5.LVDS與LVPECL之間的交流耦合

2.PECL與LVDS的互連

PECL到LVDS的交流耦合結(jié)構(gòu)如圖6所示,PECL的輸出端到地需加直流偏置電阻R(270Ω~350Ω),

同時(shí)信號(hào)通道上一定要串接50Ω電阻,以提供一定衰減。LVDS的輸入端到地需加5.0kΩ電阻,以提供共模

偏置。

wKgZO2iQckSAc7QbAAB03lZf3II107.png

圖6.PECL與LVDS之間的交流耦合

LVDS到PECL 的交流耦合結(jié)構(gòu)較為簡單,如圖7 所示,如果芯片內(nèi)部加了偏置,則可去掉R1和R2。

wKgZO2iQckSAdz-0AAFEFOd8GDY979.png

(b)普通接法

圖7.LVDS與PECL 之間的交流耦合

wKgZO2iQckSAVggTAAIlicYSeUE057.png

參數(shù) Rl=R3 R2=R4 R5=R6 備注
VCC=+3.3V 2.7K Ω 4.7K Ω 140Ω~200Ω 接上電阻 R=100Ω為
低功耗電路
VCC=+5V 2.7K Ω 7.8K Ω 270Ω~350Ω

(a)低功耗匹配電路

wKgZPGiQckSAC-viAAIh58kqqEo881.png

(b)普通匹配電路

圖8.光模塊與協(xié)議轉(zhuǎn)換IC間PECL/LVPECL/LVDS電平的交流耦合

光特通信專注于光模塊研發(fā)生產(chǎn),支持OEM/ODM定制,集研發(fā)、銷售與制造為一體的生產(chǎn)企業(yè)!

參考資料:

Interfacing Between LVPECL, CML, and LVDS Levels---Texas Instruments

審核編輯 黃宇

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 耦合
    +關(guān)注

    關(guān)注

    13

    文章

    604

    瀏覽量

    102415
  • lvds
    +關(guān)注

    關(guān)注

    2

    文章

    1175

    瀏覽量

    68794
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    LVPECLLVDS 及 PECL 與 LVDS互連技術(shù)解析

    等高速器件,而 LVDS 憑借低功耗、高集成度優(yōu)勢在協(xié)議轉(zhuǎn)換 IC 等中端設(shè)備中普及。兩者的互連設(shè)計(jì)直接影響信號(hào)完整性與系統(tǒng)可靠性,本文從直流耦合、
    的頭像 發(fā)表于 08-08 10:48 ?674次閱讀
    <b class='flag-5'>LVPECL</b> 與 <b class='flag-5'>LVDS</b> 及 PECL 與 <b class='flag-5'>LVDS</b> 的<b class='flag-5'>互連</b>技術(shù)解析

    PECL接口終端匹配技術(shù)詳解:直流交流耦合設(shè)計(jì)指南

    PECL到PECL 的連接 1.1 直流耦合:50Ω至(VCC-2V)的Thevenin 等效電路 PECL 到 PECL 的連接分直流耦合交流
    的頭像 發(fā)表于 06-20 15:14 ?515次閱讀
    PECL接口終端匹配技術(shù)詳解:<b class='flag-5'>直流</b>與<b class='flag-5'>交流</b><b class='flag-5'>耦合</b>設(shè)計(jì)<b class='flag-5'>指南</b>

    MAX9374/MAX9374A差分LVPECLLVDS變換器技術(shù)手冊(cè)

    MAX9374和MAX9374A是為電訊應(yīng)用而設(shè)計(jì)的2.0GHz差分LVPECLLVDS電平轉(zhuǎn)換器,具有250ps的傳輸延遲。差分輸出信號(hào)符合ANSI TIA/EIA-644 LVDS
    的頭像 發(fā)表于 05-19 10:43 ?519次閱讀
    MAX9374/MAX9374A差分<b class='flag-5'>LVPECL</b>至<b class='flag-5'>LVDS</b>變換器技術(shù)手冊(cè)

    MAX9376 LVDS/任意邏輯至LVPECL/LVDS、雙路電平轉(zhuǎn)換器技術(shù)手冊(cè)

    MAX9376是全差分、高速、LVDS/任何輸入至LVPECL/LVDS雙通道轉(zhuǎn)換器,適用于高達(dá)2GHz的信號(hào)速率。一個(gè)通道是LVDS/任何輸入至L
    的頭像 發(fā)表于 05-16 14:57 ?637次閱讀
    MAX9376 <b class='flag-5'>LVDS</b>/任意邏輯至<b class='flag-5'>LVPECL</b>/<b class='flag-5'>LVDS</b>、雙路<b class='flag-5'>電平</b>轉(zhuǎn)換器技術(shù)手冊(cè)

    MAX9152 800Mbps、LVDS/LVPECLLVDS、2 x 2交叉點(diǎn)開關(guān)技術(shù)手冊(cè)

    MAX9152 2 x 2交叉點(diǎn)開關(guān)專為需要高速、低功耗和低噪聲信號(hào)分配的應(yīng)用而設(shè)計(jì)。該器件包括兩路LVDS/LVPECL輸入、兩路LVDS輸出和兩路用于設(shè)置差分輸入和輸出之間內(nèi)部連接的邏輯輸入。
    的頭像 發(fā)表于 04-16 10:47 ?741次閱讀
    MAX9152 800Mbps、<b class='flag-5'>LVDS</b>/<b class='flag-5'>LVPECL</b>至<b class='flag-5'>LVDS</b>、2 x 2交叉點(diǎn)開關(guān)技術(shù)手冊(cè)

    ADCLK954采用SiGe工藝,具有2個(gè)可選輸入、12個(gè)LVPECL輸出的時(shí)鐘扇出緩沖器技術(shù)手冊(cè)

    進(jìn)行選擇的差分輸入。兩個(gè)輸入都具有帶中心抽頭、差分的100 Ω片上端接電阻。支持直流耦合LVPECL、CML和3.3 V CMOS(單端)和交流
    的頭像 發(fā)表于 04-11 10:54 ?697次閱讀
    ADCLK954采用SiGe工藝,具有2個(gè)可選輸入、12個(gè)<b class='flag-5'>LVPECL</b>輸出的時(shí)鐘扇出緩沖器技術(shù)手冊(cè)

    ADCLK946采用SiGe工藝的6 LVPECL輸出時(shí)鐘扇出緩沖器技術(shù)手冊(cè)

    Ω片上端接電阻的差分輸入。支持直流耦合LVPECL、CML和3.3 V CMOS(單端)和交流耦合1.8 V CMOS、
    的頭像 發(fā)表于 04-11 10:31 ?825次閱讀
    ADCLK946采用SiGe工藝的6 <b class='flag-5'>LVPECL</b>輸出時(shí)鐘扇出緩沖器技術(shù)手冊(cè)

    ADCLK948 2路可選輸入、8路LVPECL輸出、SiGe時(shí)鐘扇出緩沖器技術(shù)手冊(cè)

    選擇。兩個(gè)輸入均配備中心抽頭、差分、100 Ω片內(nèi)端接電阻,接受直流耦合LVPECL、CML、3.3 V CMOS(單端)以及交流耦合1.8
    的頭像 發(fā)表于 04-11 09:30 ?702次閱讀
    ADCLK948 2路可選輸入、8路<b class='flag-5'>LVPECL</b>輸出、SiGe時(shí)鐘扇出緩沖器技術(shù)手冊(cè)

    ADCLK944 2.5 V/3.3 V、4路LVPECL輸出、SiGe時(shí)鐘扇出緩沖器技術(shù)手冊(cè)

    Ω片內(nèi)端接電阻的差分輸入,支持直流耦合LVPECL、CML、3.3 V CMOS(單端)輸入和交流耦合1.8 V CMOS、
    的頭像 發(fā)表于 04-10 16:23 ?728次閱讀
    ADCLK944 2.5 V/3.3 V、4路<b class='flag-5'>LVPECL</b>輸出、SiGe時(shí)鐘扇出緩沖器技術(shù)手冊(cè)

    差分晶振-LVPECLLVDS的連接

    LVPECL電平的差分?jǐn)[幅較大(典型值約800mV),共模電壓較高(約1.3V-1.9V),需外部端接電阻匹配;而LVDS差分?jǐn)[幅較?。?50mV),共模電壓較低(約1.2V),且LVDS
    的頭像 發(fā)表于 03-12 17:50 ?1649次閱讀
    差分晶振-<b class='flag-5'>LVPECL</b>到<b class='flag-5'>LVDS</b>的連接

    為什么DATACLK用的是LVDS電平標(biāo)準(zhǔn)的接口呢?

    你好,請(qǐng)問DAC的DACCLK用LVPECL電平標(biāo)準(zhǔn)的接口,為什么DATACLK用的是LVDS電平標(biāo)準(zhǔn)的接口呢?在設(shè)計(jì)DAC的時(shí)候,從哪方面考慮得呢?
    發(fā)表于 01-21 07:56

    AN-1177: LVDS和M-LVDS電路實(shí)施指南

    電子發(fā)燒友網(wǎng)站提供《AN-1177: LVDS和M-LVDS電路實(shí)施指南.pdf》資料免費(fèi)下載
    發(fā)表于 01-15 16:37 ?0次下載
    AN-1177: <b class='flag-5'>LVDS</b>和M-<b class='flag-5'>LVDS</b>電路實(shí)施<b class='flag-5'>指南</b>

    ADS5404可以使用LVDSLVPECL的時(shí)鐘源頭嗎?

    ADS5404的時(shí)鐘電平要求為如下: 這么高的標(biāo)稱值該使用什么電平的時(shí)鐘芯片提供呢?LVDSLVPECL的擺幅都應(yīng)該達(dá)不到吧? 為什么手冊(cè)后面又說可以使用
    發(fā)表于 12-13 07:42

    請(qǐng)問DAC3161的DACCLK能否支持LVDS電平輸入嗎?

    通過FPGA提供時(shí)鐘給DAC3161的DACCLK,但是FPGA提供的是LVDS電平,而DAC3161的DACCLK是LVPECL電平。 兩者不能直接對(duì)接,可以通過AC
    發(fā)表于 12-03 06:05

    LMK00725是否支持LVDS或者LVPECL的差分交流耦合輸入呢?

    from 0.15Vpp to 1.3Vpp (50 ? terminated) can be tied to either of the two differential clock inputs“, 因此想再次確認(rèn)下,LMK00725是否支持LVDS或者LVPECL
    發(fā)表于 11-11 07:42