文章來源：學(xué)習(xí)那些事

原文作者：小陳婆婆

本文將介紹WLCSP在3D維度上的可行路徑。

晶圓級芯片尺寸封裝（WLCSP）因其“裸片即封裝”的極致尺寸與成本優(yōu)勢，已成為移動、可穿戴及 IoT 終端中低 I/O（< 400 bump）、小面積（≤ 6 mm × 6 mm）器件的首選。然而，當(dāng)系統(tǒng)級集成需求把 3D 封裝/3D IC 技術(shù)推向 WLCSP 時，傳統(tǒng)方案——引線鍵合堆疊、PoP、TSV 硅通孔——因工藝窗口、CTE 失配及成本敏感性而顯著受限。

本文將介紹WLCSP在3D維度上的可行路徑：從早期 Shellcase 側(cè)壁 RDL 的 CIS/MEMS 專用 3D WLCSP，到利用 TMV 的扇出型 PoP；從無需 TSV 的銅柱-微凸點(diǎn)倒裝堆疊，到嵌入式 WLCSP 在 PCB 級實(shí)現(xiàn)的異構(gòu) 3D 集成，分述如下：

晶圓級芯片尺寸封裝概況

3D MEMS和傳感器WLCSP

嵌入式WLCSP

晶圓級3D集成

在半導(dǎo)體封裝領(lǐng)域，晶圓級芯片規(guī)模封裝（WLCSP）憑借其獨(dú)特的工藝特性，在三維集成技術(shù)路徑的選擇上呈現(xiàn)出顯著的差異化特征。作為唯一直接以裸芯片形態(tài)實(shí)現(xiàn)集成電路封裝的解決方案，WLCSP的技術(shù)演進(jìn)始終圍繞其全晶圓工藝基礎(chǔ)展開，這種工藝特性決定了其三維集成方案必須與常規(guī)3D封裝及3D IC技術(shù)形成策略性區(qū)分。

從工藝本質(zhì)來看，WLCSP依托全晶圓級加工流程，通過陣列式凸塊構(gòu)造實(shí)現(xiàn)芯片與基板的互連，其應(yīng)用邊界天然受限于低I/O密度（通常小于400個凸點(diǎn)）和小型化尺寸（典型封裝體不超過6mm×6mm）。這種物理限制使得傳統(tǒng)3D封裝中的引線鍵合芯片堆疊技術(shù)僅在特定場景下具備可行性——當(dāng)WLCSP芯片與模塊基板進(jìn)行共封裝時，引線鍵合組件需以并排布局方式實(shí)現(xiàn)功能整合，而非垂直堆疊。這種設(shè)計(jì)選擇既規(guī)避了WLCSP在Z軸方向的空間局限，又維持了其作為獨(dú)立封裝單元的工藝完整性。

在三維集成創(chuàng)新領(lǐng)域，扇出型WLCSP通過模具通孔（TMV）技術(shù)開辟了新的可能性?；赥MV的堆疊封裝（PoP）架構(gòu)被證明是扇出型WLCSP的增值選項(xiàng)，其核心價值在于突破了傳統(tǒng)扇入型WLCSP的尺寸約束。通過重構(gòu)晶圓工藝擴(kuò)展有效封裝區(qū)域，扇出型方案將熱機(jī)械應(yīng)力控制水平提升至接近BGA基板封裝標(biāo)準(zhǔn)，這使得早期應(yīng)用于BGA領(lǐng)域的三維概念（如下圖所示的TMV-PoP結(jié)構(gòu)）得以技術(shù)移植與優(yōu)化。

值得注意的是，這種創(chuàng)新路徑并未簡單復(fù)制既有3D封裝方案，而是結(jié)合扇出型WLCSP的低成本優(yōu)勢和TMV的高密度互連特性，形成了具有市場競爭力的垂直集成解決方案。

反觀硅通孔（TSV）技術(shù)，其在通用扇入型WLCSP中的適用性持續(xù)受限。盡管TSV在2.5D/3D IC領(lǐng)域已實(shí)現(xiàn)商業(yè)化突破，但WLCSP對額外空間占用的敏感性和終端市場的成本容忍度，使得這項(xiàng)技術(shù)難以獲得廣泛接受。

目前扇出型WLCSP正在引領(lǐng)三維集成技術(shù)的革新方向。通過結(jié)合TMV與重布線層（RDL）工藝，該技術(shù)已成功應(yīng)用于先進(jìn)移動終端的射頻前端模塊，實(shí)現(xiàn)功率放大器與濾波器的三維共封裝。這種增長動力主要源自消費(fèi)電子對輕薄化需求的持續(xù)升級，以及汽車電子領(lǐng)域?qū)Ω呖煽啃匀S封裝方案的迫切需求。

值得關(guān)注的是，MEMS傳感器與WLCSP的融合正在催生新的三維集成范式。通過在扇出型WLCSP中嵌入壓力傳感單元，實(shí)現(xiàn)芯片級環(huán)境感知功能整合，這種創(chuàng)新方案已在可穿戴設(shè)備領(lǐng)域完成概念驗(yàn)證。與此同時，一些領(lǐng)先廠商正在開發(fā)基于WLCSP的異質(zhì)集成技術(shù)，將邏輯芯片與存儲單元通過晶圓級鍵合實(shí)現(xiàn)三維堆疊，這為邊緣計(jì)算設(shè)備的小型化提供了全新解決方案。

從技術(shù)演進(jìn)路徑分析，WLCSP的三維集成方向正逐步形成兩大分支：其一聚焦于扇入型架構(gòu)的垂直功能增強(qiáng)，通過優(yōu)化凸塊布局和材料體系提升I/O密度；其二則依托扇出型工藝突破物理限制，構(gòu)建多芯片三維集成系統(tǒng)。這種雙軌發(fā)展策略既保持了WLCSP的成本優(yōu)勢，又通過技術(shù)創(chuàng)新拓展其應(yīng)用邊界，為半導(dǎo)體封裝領(lǐng)域提供了獨(dú)特的價值主張。

3D MEMS和傳感器WLCSP

在半導(dǎo)體封裝技術(shù)的演進(jìn)歷程中，3D MEMS與傳感器晶圓級芯片規(guī)模封裝（WLCSP）的融合創(chuàng)新始終占據(jù)獨(dú)特地位。其技術(shù)的核心在于實(shí)現(xiàn)芯片有源面與背面的高效互連。其工藝通過傾斜芯片/封裝側(cè)壁的再布線設(shè)計(jì)，在芯片邊緣暴露觸點(diǎn)并重構(gòu)電氣路徑，最終在封裝背面形成高密度焊球陣列。

這種架構(gòu)在CMOS圖像傳感器封裝中衍生出三種典型形態(tài)：ShellOP作為基礎(chǔ)光學(xué)封裝，提供全邊緣布線與傳感區(qū)域保護(hù)；ShellOC通過引入光學(xué)腔體設(shè)計(jì)，優(yōu)化光接收效率；而ShellBGA則專為背照式（BSI）傳感器開發(fā)，通過消除芯片表面金屬層的散射效應(yīng)，顯著提升微光環(huán)境下的成像性能。

以O(shè)mniVision 2010年推出的OV14825傳感器為例，該器件采用116針芯片級封裝，依托Shellcase的邊緣互連技術(shù)，在4416×3312像素的BSI架構(gòu)上實(shí)現(xiàn)了15幀/秒全分辨率輸出與60幀/秒高清視頻錄制，其500μm級的封裝厚度完美適配移動設(shè)備對輕薄化的嚴(yán)苛要求。

技術(shù)迭代方面，Shellcase工藝的演進(jìn)呈現(xiàn)出兩條并行路徑：傳統(tǒng)工藝通過優(yōu)化玻璃載體使用與300mm晶圓適配，持續(xù)降低封裝高度；而ShellcaseRMVP方案則引入TSV技術(shù)，構(gòu)建垂直互連通道。相較于邊緣布線方案，TSV架構(gòu)突破了焊盤尺寸與間距的限制，允許更窄的切割道設(shè)計(jì)，從而提升晶圓利用率并降低單位成本。這種創(chuàng)新在2018年后的高端圖像傳感器市場中尤為顯著，多家頭部廠商開始采用TSV-WLCSP混合架構(gòu)，將封裝厚度壓縮至300μm以下，同時保持光學(xué)性能的穩(wěn)定性。

在MEMS領(lǐng)域，3D WLCSP的價值體現(xiàn)更為本征。由于MEMS器件依賴深反應(yīng)離子刻蝕（DRIE）形成三維機(jī)械結(jié)構(gòu)，傳統(tǒng)封裝工藝難以兼顧結(jié)構(gòu)保護(hù)與電氣互連。3D MEMS WLCSP通過晶圓對晶圓（CoW）或芯片對晶圓（WoW）的堆疊方式，將ASIC控制芯片與MEMS傳感單元進(jìn)行面對面鍵合，結(jié)合倒裝芯片技術(shù)與微型凸點(diǎn)互連，實(shí)現(xiàn)了信號處理與感知功能的垂直集成。此類方案在慣性導(dǎo)航、壓力傳感等應(yīng)用中已實(shí)現(xiàn)商業(yè)化，例如某國際大廠2022年推出的六軸MEMS傳感器，通過3D WLCSP將ASIC與MEMS芯片堆疊，封裝尺寸較傳統(tǒng)方案縮小40%，同時功耗降低25%。

盡管通用型WLCSP的3D堆疊仍面臨成本敏感性問題，但特定領(lǐng)域的創(chuàng)新持續(xù)涌現(xiàn)。

如上圖所示的3D WLCSP概念圖，通過集成銅柱凸點(diǎn)、前側(cè)模塑成型與再布線技術(shù)，在無需TSV的情況下構(gòu)建多層互連結(jié)構(gòu)。這種方案在射頻前端模塊（RF Front-End Module）中已獲得應(yīng)用，將功率放大器與濾波器進(jìn)行三維共封裝，有效縮短信號傳輸路徑并減少寄生效應(yīng)。

嵌入式WLCSP

在半導(dǎo)體封裝技術(shù)的創(chuàng)新版圖中，嵌入式晶圓級芯片規(guī)模封裝（WLCSP）以其獨(dú)特的工藝路徑和應(yīng)用價值，成為系統(tǒng)級封裝（SiP）領(lǐng)域的重要分支。不同于依賴晶圓級處理的3D WLCSP，嵌入式方案通過PCB面板級工藝實(shí)現(xiàn)芯片與基板的深度集成，其技術(shù)本質(zhì)在于將WLCSP器件直接嵌入印刷電路板（PCB）內(nèi)部，構(gòu)建緊湊且高可靠性的電子模塊。

嵌入式WLCSP的技術(shù)可行性源于其與PCB工藝的天然適配性。首先，WLCSP的細(xì)間距凸點(diǎn)陣列（通?！?.5mm）與PCB激光通孔工藝的精度范圍高度匹配，確保電氣互連的精準(zhǔn)對位；其次，WLCSP的銅基底金屬化層（UBM）直徑普遍超過200μm，這一尺寸恰好滿足激光鉆孔設(shè)備對接觸焊盤的最小加工要求，同時銅材質(zhì)與PCB化學(xué)鍍銅/電解鍍銅工藝的兼容性，避免了金屬化層的額外處理步驟；再者，WLCSP的背面研磨技術(shù)已非常成熟，通過控制研磨深度可將芯片厚度降至50μm以上，配合標(biāo)準(zhǔn)晶圓切割工藝，可輕松實(shí)現(xiàn)嵌入式模塊的厚度控制。這些工藝特性的協(xié)同作用，使得嵌入式WLCSP在硅側(cè)集成過程中展現(xiàn)出極高的技術(shù)成熟度。

從應(yīng)用價值來看，嵌入式方案的核心優(yōu)勢體現(xiàn)在空間效率與可靠性的雙重提升。以USB-OTG升壓調(diào)節(jié)器模塊為例，通過將WLCSP芯片嵌入PCB基板并整合表面貼裝無源元件，模塊整體尺寸縮減超過44%，且無需改變封裝高度或影響散熱性能。這種空間優(yōu)化在移動終端、可穿戴設(shè)備等對體積敏感的領(lǐng)域尤為關(guān)鍵?？煽啃苑矫妫度胧郊軜?gòu)通過兩種機(jī)制顯著改善了熱機(jī)械應(yīng)力表現(xiàn)：其一，芯片嵌入后模塊基板與PCB的CTE（熱膨脹系數(shù)）差異被大幅削弱，焊點(diǎn)承受的應(yīng)力水平低于傳統(tǒng)表面貼裝方案；其二，硅芯片與PCB的物理分離距離增加，降低了CTE失配導(dǎo)致的界面應(yīng)變。實(shí)驗(yàn)數(shù)據(jù)顯示，嵌入式模塊在板級跌落測試和TMCL（熱循環(huán)）測試中的故障率較傳統(tǒng)方案降低30%以上。

盡管嵌入式WLCSP具備顯著優(yōu)勢，其技術(shù)適用性仍受限于具體場景。由于嵌入過程會占用PCB內(nèi)部空間，原本用于穿層通孔（Via）的區(qū)域被壓縮，可能對3D模塊的垂直互連設(shè)計(jì)構(gòu)成挑戰(zhàn)。此外，雖然模塊內(nèi)的埋入銅層和通孔結(jié)構(gòu)可形成有效的熱傳導(dǎo)路徑，但在高功耗應(yīng)用（如汽車功率模塊）中，仍需結(jié)合外部散熱方案以確保熱穩(wěn)定性。不過，隨著PCB基板材料的迭代（如引入高導(dǎo)熱樹脂）和激光鉆孔精度的提升（最小孔徑≤50μm），嵌入式WLCSP正在向更廣泛的應(yīng)用領(lǐng)域滲透。

目前，嵌入式WLCSP與先進(jìn)封裝技術(shù)的融合正在加速。2024年，某國際半導(dǎo)體廠商推出基于嵌入式WLCSP的5G射頻前端模塊，通過將功率放大器（PA）芯片嵌入PCB并集成濾波器元件，實(shí)現(xiàn)了信號路徑縮短30%的同時，模塊厚度控制在1.2mm以內(nèi)。在汽車電子領(lǐng)域，嵌入式方案已被應(yīng)用于車載攝像頭模塊，將CMOS圖像傳感器嵌入柔性PCB基板，結(jié)合TSV技術(shù)實(shí)現(xiàn)光學(xué)防抖（OIS）功能的三維集成。值得關(guān)注的是，2025年臺積電推出的嵌入式WLCSP-CoWoS混合架構(gòu)，通過將HBM內(nèi)存芯片嵌入有機(jī)基板并與邏輯芯片進(jìn)行2.5D互連，將AI加速卡的帶寬密度提升至2TB/s，這一創(chuàng)新預(yù)示著嵌入式技術(shù)在高性能計(jì)算領(lǐng)域的巨大潛力。

從工藝演進(jìn)趨勢分析，嵌入式WLCSP正朝著兩個方向深化發(fā)展：其一，通過超薄芯片處理技術(shù)（厚度≤30μm）和納米級激光鉆孔（孔徑<30μm）提升集成密度；其二，結(jié)合3D打印導(dǎo)電膠和臨時鍵合技術(shù)，實(shí)現(xiàn)異質(zhì)材料（如硅與玻璃）的嵌入式集成。這些創(chuàng)新不僅將拓展嵌入式方案的應(yīng)用邊界，更可能重新定義PCB作為載體與功能單元的雙重角色，推動電子系統(tǒng)向更小型化、更高性能的方向演進(jìn)。