文章來(lái)源：學(xué)習(xí)那些事

原文作者：小陳婆婆

本文主要講述什么是晶圓級(jí)芯粒封裝中的分立式功率器件。 分立式功率器件作為電源管理系統(tǒng)的核心單元，涵蓋二極管、MOSFET、IGBT等關(guān)鍵產(chǎn)品，在個(gè)人計(jì)算機(jī)、服務(wù)器等終端設(shè)備功率密度需求攀升的當(dāng)下，其封裝技術(shù)正加速向晶圓級(jí)芯片級(jí)封裝演進(jìn)——通過(guò)縮小體積、提升集成效率，滿足設(shè)備小型化與高性能的雙重需求。

本文分述如下：

分立式功率WLCSP的介紹

分立式功率WLCSP設(shè)計(jì)結(jié)構(gòu)

晶圓級(jí)MOSFET的直接漏極設(shè)計(jì)

分立式功率WLCSP的介紹

分立式功率器件作為電力電子系統(tǒng)的核心元件，其封裝技術(shù)正經(jīng)歷從傳統(tǒng)模制封裝向晶圓級(jí)芯片級(jí)封裝（WLCSP）的深刻變革。早期分立式功率器件以SOT、TO、SO、QFN等模制封裝為主，依賴環(huán)氧模塑復(fù)合物（EMC）提供機(jī)械保護(hù)，但EMC的低熱導(dǎo)率限制了其在高電流密度場(chǎng)景的應(yīng)用。隨著第三代半導(dǎo)體材料（SiC、GaN）的突破，以及電動(dòng)汽車、5G基站、數(shù)據(jù)中心等新興領(lǐng)域?qū)β拭芏群湍苄У膰?yán)苛要求，WLCSP技術(shù)憑借其高集成度、低熱阻、低寄生電感等優(yōu)勢(shì)，逐步成為分立式功率封裝的主流方向。

2025年，WLCSP技術(shù)已實(shí)現(xiàn)從消費(fèi)電子向高端工業(yè)、汽車電子的全面滲透。在電動(dòng)汽車領(lǐng)域，SiC MOSFET與WLCSP的結(jié)合，將800V高壓平臺(tái)車型的單車功率器件價(jià)值量提升至600美元，比亞迪半導(dǎo)體、士蘭微等企業(yè)通過(guò)“芯片設(shè)計(jì)-晶圓制造-模塊封裝”全鏈條布局，車規(guī)級(jí)SiC器件良率突破90%，成本較進(jìn)口產(chǎn)品降低40%。在5G基站中，GaN HEMT器件借助WLCSP封裝，實(shí)現(xiàn)高頻、高速開(kāi)關(guān)性能，信號(hào)損耗降至0.15dB/mm，支撐毫米波天線的高效傳輸。此外，數(shù)據(jù)中心電源架構(gòu)升級(jí)至48V，GaN器件在單機(jī)架功率密度從10kW提升至100kW的過(guò)程中發(fā)揮關(guān)鍵作用，推動(dòng)PUE值優(yōu)化。

技術(shù)層面，WLCSP工藝持續(xù)創(chuàng)新。晶方科技通過(guò)12英寸晶圓級(jí)硅通孔（TSV）技術(shù)，實(shí)現(xiàn)車載CIS封裝的超薄化與高可靠性，支撐智能駕駛對(duì)高精度傳感器的需求。盛合晶微開(kāi)發(fā)的三維集成平臺(tái)，借助混合鍵合技術(shù)將互聯(lián)密度提升至百萬(wàn)級(jí)觸點(diǎn)/mm2，較傳統(tǒng)工藝提升300%，并通過(guò)真空等離子技術(shù)將焊盤(pán)氧含量壓降至0.1at%以下，根治封裝分層難題。在GaN器件領(lǐng)域，光電化學(xué)電鍍工藝實(shí)現(xiàn)焊料與底層金屬（UBM）的共沉積，減少工藝步驟，降低熱阻與電感，滿足高頻應(yīng)用需求。

分立式功率WLCSP設(shè)計(jì)結(jié)構(gòu)

分立式功率晶圓級(jí)芯片級(jí)封裝（WLCSP）的設(shè)計(jì)結(jié)構(gòu)正朝著更高集成度與電氣性能優(yōu)化的方向演進(jìn)，其技術(shù)路徑可劃分為三大核心方向。

首先，標(biāo)準(zhǔn)分立式功率WLCSP以垂直雙擴(kuò)散金屬氧化物半導(dǎo)體（VDMOSFET）架構(gòu)為基礎(chǔ)，通過(guò)焊料凸點(diǎn)實(shí)現(xiàn)源極與外部電路的互聯(lián)。

此類設(shè)計(jì)中，漏極位于晶圓背面，源極與柵極通過(guò)鋁焊盤(pán)（厚度2.5-5μm）及雙苯并環(huán)丁烯（BCB）鈍化層與前端凸點(diǎn)連接，焊料凸點(diǎn)高度控制在150-300μm區(qū)間，兼容有鉛/無(wú)鉛材料。凸點(diǎn)下金屬層（UBM）采用鈦/銅/鎳/金多層結(jié)構(gòu)，既確保與鋁焊盤(pán)的附著強(qiáng)度，又為釬焊提供低阻抗界面。硅通孔（TSV）技術(shù)在此類設(shè)計(jì)中逐步滲透，通過(guò)溝槽結(jié)構(gòu)將背面漏極金屬化層延伸至前端，實(shí)現(xiàn)垂直電流路徑的優(yōu)化。

其次，功率MOSFET球柵陣列（BGA）封裝通過(guò)引線框架重構(gòu)電流路徑，解決了傳統(tǒng)WLCSP背面漏極難以表面貼裝的痛點(diǎn)。

其核心工藝包括引線框架預(yù)涂釬劑、焊球回流、芯片貼裝及激光打標(biāo)等步驟。

此類設(shè)計(jì)將漏極連接至引線框架折疊端，源極與柵極通過(guò)鍵合線或金屬夾實(shí)現(xiàn)前端互聯(lián)，焊球直徑通常為0.5-1.0mm，間距0.8-1.27mm。相較于標(biāo)準(zhǔn)WLCSP，BGA方案的熱阻降低30%-40%，寄生電感減少至1nH以下，適用于高電流密度場(chǎng)景如電動(dòng)汽車主驅(qū)逆變器。行業(yè)案例顯示，英飛凌OptiMOS BGA系列在48V通信電源中實(shí)現(xiàn)99.3%的轉(zhuǎn)換效率，溫升較傳統(tǒng)TO-263封裝低15℃。

第三類設(shè)計(jì)聚焦于漏極前端化技術(shù)，通過(guò)橫向漏極布局（LDMOSFET）或TSV垂直互聯(lián)實(shí)現(xiàn)源、柵、漏三極同側(cè)集成。

LDMOSFET橫向架構(gòu)雖受限于低電壓場(chǎng)景（<100V），但在射頻前端模塊中展現(xiàn)出優(yōu)勢(shì)，如Qorvo的GaN HEMT WLCSP在5G基站PAU中實(shí)現(xiàn)20dB增益與40%效率。而TSV技術(shù)則突破電壓限制，通過(guò)深槽刻蝕與銅填充實(shí)現(xiàn)漏極金屬層的前端引出，如安世半導(dǎo)體推出的TSV-WLCSP在1200V SiC MOSFET中實(shí)現(xiàn)垂直電流路徑縮短50%，開(kāi)關(guān)損耗降低至傳統(tǒng)封裝的60%。此類設(shè)計(jì)結(jié)合銅柱凸點(diǎn)技術(shù)，進(jìn)一步將互聯(lián)密度提升以滿足服務(wù)器電源模塊對(duì)高密度集成的需求。

行業(yè)最新動(dòng)態(tài)顯示，2025年分立式功率WLCSP技術(shù)呈現(xiàn)三大趨勢(shì)：其一，混合鍵合技術(shù)（Hybrid Bonding）在12英寸晶圓級(jí)封裝中實(shí)現(xiàn)銅-銅直接互聯(lián)，觸點(diǎn)密度突破1000/mm2，較傳統(tǒng)微凸點(diǎn)提升3倍；其二，真空等離子活化工藝將UBM與凸點(diǎn)界面氧含量降至0.05at%，根治分層失效問(wèn)題；其三，光電化學(xué)沉積（PECD）技術(shù)實(shí)現(xiàn)UBM與焊料共生長(zhǎng)，簡(jiǎn)化工藝流程并降低熱阻。

晶圓級(jí)MOSFET的直接漏極設(shè)計(jì)

分立式功率晶圓級(jí)芯片級(jí)封裝（WLCSP）的直接漏極設(shè)計(jì)正成為突破傳統(tǒng)垂直架構(gòu)性能瓶頸的關(guān)鍵技術(shù)路徑，其核心在于通過(guò)三維互聯(lián)重構(gòu)電流路徑，實(shí)現(xiàn)更優(yōu)的電氣特性與熱管理效率。

在標(biāo)準(zhǔn)VDMOSFET WLCSP中，漏極位于晶圓背面，這一布局雖簡(jiǎn)化了垂直電流傳導(dǎo)，但在表面貼裝應(yīng)用中需通過(guò)引線框架或金屬夾實(shí)現(xiàn)前端互聯(lián)，導(dǎo)致寄生參數(shù)增加。為解決此問(wèn)題，直接漏極設(shè)計(jì)通過(guò)硅通孔（TSV）技術(shù)將背面漏極金屬層延伸至前端，形成源、柵、漏三極同側(cè)集成的創(chuàng)新架構(gòu)。

此類設(shè)計(jì)以垂直雙擴(kuò)散金屬氧化物半導(dǎo)體（VDMOSFET）為基礎(chǔ)，通過(guò)深槽刻蝕與銅填充工藝構(gòu)建TSV互聯(lián)通道，將背面漏極金屬（厚度通常為3-5μm）與前端鋁焊盤(pán)（2.5-5μm）直接連接，焊料凸點(diǎn)高度控制在150-300μm區(qū)間，兼容有鉛/無(wú)鉛材料體系。相較于橫向漏極布局的LDMOSFET方案，TSV直接漏極設(shè)計(jì)在保持超薄封裝（厚度<0.5mm）的同時(shí)，將導(dǎo)通電阻降低20%-30%，并支持100V至1200V的寬電壓范圍應(yīng)用，尤其適用于電動(dòng)汽車主驅(qū)逆變器、光伏逆變器等高功率密度場(chǎng)景。

進(jìn)一步的技術(shù)演進(jìn)體現(xiàn)在空腔式直接漏極結(jié)構(gòu)設(shè)計(jì)。

該方案通過(guò)晶圓級(jí)刻蝕在硅基板表面形成微腔，深度精準(zhǔn)控制至暴露背面漏極金屬層，腔壁通過(guò)化學(xué)氣相沉積（CVD）形成二氧化硅或氮化硅介電層，隨后嵌入金屬壁（鈦/銅/鎳復(fù)合結(jié)構(gòu)）以增強(qiáng)機(jī)械支撐。焊料微凸點(diǎn)（直徑50-100μm）通過(guò)自對(duì)準(zhǔn)工藝落入腔內(nèi)，底部與背面漏極金屬形成歐姆接觸，側(cè)面則與金屬壁形成低阻抗互聯(lián)。此設(shè)計(jì)將封裝厚度壓縮至0.3mm以下，寄生電感降至0.5nH，電容耦合效應(yīng)減少40%，同時(shí)通過(guò)大面積源極貼裝（>80%封裝底面）實(shí)現(xiàn)熱阻降低至2℃/W，滿足5G基站射頻功率放大器（PAU）對(duì)高頻（>3GHz）高效運(yùn)行的需求。行業(yè)案例顯示，采用此技術(shù)的Wolfspeed SiC MOSFET WLCSP在1700V應(yīng)用中實(shí)現(xiàn)99.5%的轉(zhuǎn)換效率，溫升較傳統(tǒng)TO-247封裝低20℃。