LMK1D210xL 是一款低噪聲雙時鐘緩沖器，可將一個輸入分配給最多 2 （LMK1D2102L）、4 （LMK1D2104L）、6 （LMK1D2106L） 或 8 （LMK1D2108L） 個 LVDS 輸出。輸入可以是 LVDS、LVPECL、HCSL、CML 或 LVCMOS。

LMK1D210xL 專為驅動 50Ω 傳輸線而設計。在單端模式下驅動輸入時，向未使用的負輸入引腳施加適當?shù)钠秒妷海ㄒ妶D8-8）。
*附件：lmk1d2106l.pdf

LMK1D210xL 緩沖器為不同的工作電源提供兩種輸出共模作（0.7V 和 1.2V）。該器件為直流耦合模式應用提供了設計靈活性。

AMP_SELA/AMP_SELB控制引腳可用于選擇不同的輸出幅度LVDS（350mV）或升壓LVDS（500mV）。除了幅度選擇外，還可以使用同一引腳禁用輸出。

該器件還支持時鐘和數(shù)字輸入引腳的故障安全輸入功能。該器件還集成了輸入遲滯，可防止在沒有輸入信號的情況下輸出隨機振蕩。

特性

• 高性能LVDS時鐘緩沖器系列：高達2GHz
  • 雙 1：2 差分緩沖器
  • 雙 1：4 差分緩沖器
  • 雙 1：6 差分緩沖器
  • 雙 1：8 差分緩沖器
• 電源電壓：1.71V 至 3.465V
• 雙輸出共模電壓作：
  • 輸出共模電壓：1.8V電源電壓時為0.7V。
  • 輸出共模電壓：2.5V/3.3V電源電壓時為1.2V
• 低附加抖動：
  • < 1250.25MHz時，12kHz至20MHz（典型值為17fs RMS）
  • < 625MHz時，12kHz至20MHz（典型值為22fs RMS）
  • < 12kHz至20MHz（156.25MHz）時最大60fs RMS
  • 極低的本底相位噪聲：-164dBc/Hz（典型值為156.25MHz）
• 極低的傳播延遲：最大< 575ps
• 輸出偏斜：
  • 最大15ps（LMK1D2102、LMK1D2104）
  • 最大20ps（LMK1D2106、LMK1D2106）
• 零件到零件偏斜：150ps
• 高擺幅LVDS（升壓模式）：AMP_SELA時典型值為500mV VOD，AMP_SELB=浮動
• 使用 AMP_SELA 和 AMP_SELB 啟用/禁用銀行
• 故障安全輸入作
• 通用輸入接受 LVDS、LVPECL、LVCMOS、HCSL 和 CML 信號電平
• LVDS 基準電壓，VAC_REF，可用于電容耦合輸入
• 擴展的工業(yè)溫度范圍：–40°C 至 105°C

參數(shù)

方框圖

?1. 產(chǎn)品概述?

• ?型號系列?：LMK1D2102L（雙1:2）、LMK1D2104L（雙1:4）、LMK1D2106L（雙1:6）、LMK1D2108L（雙1:8）。
• ?核心功能?：高性能LVDS時鐘緩沖器，支持將1路輸入分配至2/4/6/8路LVDS輸出，適用于高速時鐘分發(fā)場景。
• ?關鍵特性?：
  • ?頻率范圍?：最高支持2GHz輸入頻率。
  • ?低附加抖動?：典型值<17fs RMS（12kHz–20MHz@1250.25MHz）。
  • ?供電電壓?：1.71V至3.465V，支持雙輸出共模電壓（0.7V@1.8V，1.2V@2.5V/3.3V）。
  • ?封裝選項?：VQFN封裝（尺寸3mm×3mm至7mm×7mm）。

?2. 主要應用領域?

• 電信與網(wǎng)絡設備
• 醫(yī)療成像系統(tǒng)
• 測試測量儀器
• 無線基礎設施
• 專業(yè)音視頻及數(shù)字標牌

?3. 技術細節(jié)?

?3.1 電氣特性?

• ?電源電流?：
  • 全輸出使能時：70mA（LMK1D2102L@100MHz）至160mA（LMK1D2108L@100MHz）。
  • 低功耗模式：50μA（輸出禁用）。
• ?輸入兼容性?：支持LVDS、LVPECL、LVCMOS、HCSL、CML信號。
• ?輸出特性?：
  • 差分輸出電壓：250–650mV（可調幅度）。
  • 傳播延遲：<575ps（最大值）。

?3.2 熱性能?

• 結至環(huán)境熱阻（RθJA）：
  • LMK1D2102L：48.7°C/W
  • LMK1D2108L：30.5°C/W

?4. 功能模式與控制?

• ?輸出使能/幅度選擇?：
  • 通過AMP_SELA/AMP_SELB引腳控制：
    • ?邏輯0?：350mV輸出幅度。
    • ?浮空?：500mV輸出幅度（默認）。
    • ?邏輯1?：關閉輸出（省電模式）。
• ?失效保護輸入?：支持輸入信號在供電前驅動，避免器件損壞。

?5. 設計建議?

• ?布局與散熱?：
  • 裸露焊盤需焊接至PCB地平面以優(yōu)化散熱。
  • 推薦使用多層板設計，高頻旁路電容靠近電源引腳。
• ?終端匹配?：
  • LVDS輸出建議100Ω差分終端電阻。
  • 未使用輸出建議差分端接以減少噪聲。

?6. 典型應用示例?

• ?JESD204B/C時鐘分發(fā)?：
  • ADC時鐘（491.52MHz）與SYSREF時鐘（7.68MHz）同步分發(fā)。
  • 支持AC/DC耦合，適配不同接收器共模電壓需求。

?7. 文檔支持?

• 包含完整引腳定義、絕對最大額定值、時序圖及封裝尺寸。
• 提供熱阻參數(shù)、焊盤布局示例及貼片鋼網(wǎng)設計建議。