LMK0461x 器件系列是業(yè)界性能最高、功耗最低的抖動(dòng)清除器，支持 JESD204B。
*附件：lmk04610.pdf

特性

• 雙環(huán) PLL 架構(gòu)
• 超低噪聲（10 kHz 至 20 MHz）：
  • 1966.08 MHz時(shí)的48 fs RMS抖動(dòng)
  • 983.04 MHz時(shí)為50fs RMS抖動(dòng)
  • 122.88 MHz時(shí)的61 fs RMS抖動(dòng)
• 122.88 MHz時(shí)–165 dBc/Hz本底噪聲
• JESD204B支持
  • 單次、脈沖和連續(xù) SYSREF
• 8 個(gè)頻率組中的 10 個(gè)差分輸出時(shí)鐘
  • 700 mVpp 至 1600 mVpp 之間的可編程輸出擺幅
  • 每個(gè)輸出對(duì)都可以配置為SYSREF時(shí)鐘輸出
  • 16位通道分頻器
  • 最小 SYSREF 頻率為 25 kHz
  • 最大輸出頻率為 2 GHz
  • 精密數(shù)字延遲，動(dòng)態(tài)可調(diào)
    • 1/2 ×?xí)r鐘分配路徑頻率的數(shù)字延遲 （DDLY）（最大 2 GHz）
  • 60 ps 步進(jìn)模擬延遲
  • 50% 占空比輸出分頻，1 至 65535
    （偶數(shù)和奇數(shù)）
• 兩個(gè)參考輸入
  • 保持模式，當(dāng)輸入丟失時(shí)
  • 自動(dòng)和手動(dòng)切換模式
  • 信號(hào)丟失 （LOS） 檢測(cè)
• 0.88W 典型功耗，10 個(gè)輸出處于活動(dòng)狀態(tài)
• 通常采用 1.8V（輸出、輸入）和 3.3V 電源（數(shù)字、PLL1、PLL2_OSC、PLL2 內(nèi)核）供電
• 完全集成的可編程環(huán)路濾波器
• PLL2
  • PLL2 相位檢測(cè)器速率高達(dá) 250 MHz
  • OSCin倍頻器
  • 集成低噪聲VCO
• 內(nèi)部功率調(diào)節(jié)：對(duì)于 122.88MHz 差分輸出，VDDO 上的 PSRR 優(yōu)于 –80 dBc
• 3 線或 4 線 SPI 接口（默認(rèn)為 4 線）
• –40oC 至 +85oC 工業(yè)環(huán)境溫度
• 支持 105oC PCB 溫度（在導(dǎo)熱墊上測(cè)量）
• LMK04610：8mm × 8mm VQFN-56 封裝，間距為 0.5mm

參數(shù)

方框圖

產(chǎn)品概述

LMK04610是德州儀器(TI)推出的一款超低噪聲、低功耗的JESD204B兼容雙環(huán)PLL時(shí)鐘抖動(dòng)清除器，主要特點(diǎn)包括：

• ?雙環(huán)PLL架構(gòu)?：提供卓越的抖動(dòng)清除性能
• ?超低噪聲?：10kHz至20MHz范圍內(nèi)RMS抖動(dòng)極低(48fs@1966.08MHz, 50fs@983.04MHz, 61fs@122.88MHz)
• ?JESD204B支持?：支持單次、脈沖和連續(xù)SYSREF模式
• ?10路差分輸出時(shí)鐘?：分為8個(gè)頻率組，可編程輸出擺幅700mVpp至1600mVpp
• ?低功耗?：10路輸出激活時(shí)典型功耗僅0.88W

關(guān)鍵特性

時(shí)鐘特性

• 輸出頻率范圍：最高2GHz
• 輸出類型：可配置為HSDS或HCSL
• 輸出延遲：支持?jǐn)?shù)字延遲(60ps步進(jìn))和模擬延遲(1-255個(gè)VCO周期)
• 輸出同步：支持SYNC功能對(duì)齊所有輸出

PLL特性

• ?PLL1?：窄帶寬(3-300Hz)，使用外部VCXO
• ?PLL2?：寬帶寬(90kHz-1MHz)，集成LC VCO(5870-6175MHz)
• 鎖相檢測(cè)：數(shù)字鎖相檢測(cè)功能
• 保持模式：參考時(shí)鐘丟失時(shí)保持輸出頻率穩(wěn)定

接口與控制

• 3線或4線SPI接口(默認(rèn)4線)
• 可編程狀態(tài)引腳(STATUS0/1)
• 工作溫度范圍：-40°C至+85°C工業(yè)級(jí)

應(yīng)用領(lǐng)域

• 無(wú)線基礎(chǔ)設(shè)施(LTE-BTS、小基站、遠(yuǎn)程射頻單元)
• 數(shù)據(jù)轉(zhuǎn)換器和集成收發(fā)器時(shí)鐘
• 網(wǎng)絡(luò)設(shè)備(SONET/SDH, DSLAM)
• 測(cè)試測(cè)量設(shè)備

封裝與電源

• 8mm×8mm VQFN-56封裝(0.5mm間距)
• 電源要求：
  • 1.8V(輸出、輸入)
  • 3.3V(數(shù)字、PLL1、PLL2_OSC、PLL2核心)