文章來源：SPICE模型

原文作者：若明

本文介紹了SOI工藝中器件模型提取技術(shù)。

隨著半導(dǎo)體工藝進入納米尺度，傳統(tǒng)體硅(Bulk CMOS)技術(shù)面臨寄生電容大、閂鎖效應(yīng)等瓶頸。SOI技術(shù)憑借埋氧層(BOX)的物理隔離優(yōu)勢，成為航空航天、5G通信等領(lǐng)域的核心技術(shù)。本篇介紹一下業(yè)界SOI工藝模型BSIM-SOI模型。

SOI工藝特點

與Bulk MOSFET器件相比，在SOI MOSFET的溝道下方有一層厚度為Tbox的埋藏氧化物。

1. SOI器件結(jié)構(gòu)對比(PD-SOI, FD-SOI)

如下圖所示，當(dāng)頂層硅薄膜厚度大于等于1000?，當(dāng)器件工作在飽和區(qū)時，它的耗盡層小于頂層硅薄膜厚度，所以它是部分耗盡(PD-SOI)。PD-SOI MOS 器件體區(qū)接地，則其設(shè)計和工作原理與體硅接近，大部分體硅器件模型參數(shù)可通用。PD-SOI MOS 器件體區(qū)不接地，那么過量空穴積累在體區(qū)，出現(xiàn)浮體效應(yīng)對器件性能產(chǎn)生不良的影響。

如下圖所示，當(dāng)頂層硅薄膜的厚度小于等于500 ?，當(dāng)器件工作在飽和區(qū)時，它的耗盡層大于頂層硅薄膜厚度，所以它是全耗盡(FD-SOI)。FD-SOI MOS 器件降低了溝道區(qū)電場，從而降低了熱載流子效應(yīng)和短溝道效應(yīng)，晶體管的驅(qū)動能力增強，常被應(yīng)用在納米級工藝。

2. SOI技術(shù)優(yōu)勢

寄生電容?。篠OI 器件中結(jié)與襯底的寄生電容是隱埋絕緣體電容，寄生電容小。

無閂鎖效應(yīng)：SOI 器件中由于沒有到襯底的導(dǎo)電通路，閂鎖效應(yīng)的縱向通路被切斷。

低功耗：SOI 器件中泄漏電流很小，因此靜態(tài)功耗很小;由于小的寄生電容，因此動態(tài)功耗也大大減小。

集成密度高：SOI 電路采用全介質(zhì)隔離，器件最小間隔僅僅取決于光刻和刻蝕技術(shù)的限制，集成密度明顯提高。

適于小尺寸器件：SOI 器件的短溝道效應(yīng)較小，更適合小尺寸器件。

3. PD-SOI遇到的挑戰(zhàn)與應(yīng)對方案

1) 挑戰(zhàn)

a.翹曲效應(yīng)

當(dāng)漏電壓高于某值時，PD-SOI器件的輸出特性曲線出現(xiàn)上翹現(xiàn)象。體浮空區(qū)的電位升高致體浮空區(qū)的勢壘高度減低，隨著漏電壓得增加，漏電流不再飽和，而是迅速增加，出現(xiàn)翹曲現(xiàn)象。通過體接觸可以抑制翹曲效應(yīng)。

b.自熱效應(yīng)

由于BOX不但提供了電學(xué)隔離，同時也造成了熱隔離。隨著SOI器件硅薄膜的溫度急劇升高，晶格散射加強，導(dǎo)致電子載流子遷移率下降，輸出特性曲線表現(xiàn)為在漏電壓較大時，出現(xiàn)漏電流隨著電壓增大而降低的負電導(dǎo)效應(yīng)。

2) 應(yīng)對方案

由于PD-SOI器件中存在阱體區(qū)，會產(chǎn)生翹曲效應(yīng)、寄生雙極晶體管效應(yīng)、柵感應(yīng)漏極漏電流和自加熱效應(yīng)等浮體效應(yīng)。為了抑制浮體效應(yīng)，通常把體接到一個固定的電位上，從而控制體電勢的變化，這種方法稱為體接觸。常用的體接觸有三種類型：T 型柵、H 型柵和BTS (Body-Tied-to-Source，源極和體區(qū)相連)型柵。

“圖片部分來自溫得通著作的《集成電路制造工藝與工程應(yīng)用》，書中圖文并茂，非常詳細的介紹了各自主流工藝，非常適合想要了解工藝的同仁?！?/p>

BSIM-SOI模型介紹

BSIM-SOI (Silicon-on-Insulator)是用于SOI (Silicon-on-Insulator)電路設(shè)計的SPICE緊湊型模型，可用于模擬部分耗盡(PD)和完全耗盡(FD)器件。BSIM-SOI共享BSIM3和BSIM4的許多特性和基本方程，于2001年12月被Si2 Compact Model Coalition (CMC)選定為標(biāo)準(zhǔn)SOI MOSFET型號。

1. 等效電路

在浮體結(jié)構(gòu)電路仿真中有四個外部電極：柵極(Vg)，漏極(Vd)，源極(Vs)、襯底電極(Ve)和體電位(Vb)。如果有體接觸時，還有一個外部的體接觸電極(Vp)。

2. 核心公式

1) MOSFET I-V模型(改進自BSIM3/BSIM4)

基本公式繼承自BSIM3/BSIM4，但是對Vth和Abulk做了修正。

BSIM3/BSIM4閾值電壓K1被K1eff修正：

Abulk被修正：

2) Body電流模型

我將這些Body電流公式整理為如下表格所示的8個分量。

3) 自熱模型

通過輔助的RC電路來對其進行建模。如果shMod=1，且Rth非零，則SPICE模擬中將創(chuàng)建熱節(jié)點(T)。

BSIM-SOI模型參數(shù)提取

1. 測試數(shù)據(jù)

2. 檢查數(shù)據(jù)及數(shù)據(jù)轉(zhuǎn)換

定義一些關(guān)鍵的targets，來輔助檢查數(shù)據(jù)和W, L, T的趨勢是否合理。因為原始建模數(shù)據(jù)中的溫度依賴性與電壓依賴性交織在一起，Self-heating效應(yīng)需要大量的迭代計算，可能會損害模型質(zhì)量。所以需要將Self-heating效應(yīng)先從數(shù)據(jù)中移除，先來提取沒有Self-heating效應(yīng)的模型參數(shù)。數(shù)據(jù)處理可借助MBP軟件來完成。

3. Flag 參數(shù)設(shè)置

根據(jù)器件特性數(shù)據(jù)分析并選擇適當(dāng)?shù)哪Ｐ虵lag 參數(shù)。比如，打開或者關(guān)閉柵到溝道的隧穿電流等。

4. Process參數(shù)設(shè)置

關(guān)鍵的process 參數(shù)包括： Tox, Tbox, Tsi, Xj, Rsh, Nch, XL, XW. 應(yīng)該從工藝獲得。

5. 參數(shù)提取

SOI IV/CV模型參數(shù)很多是繼承自BSIM3/BSIM4，所以他們的提取類似，這里不再過多介紹。需要注意的是在SOI情況下，由于S/D正好在絕緣子的頂部，不需要提取面積二極管參數(shù)。

6. SOI 特殊效應(yīng)參數(shù)提取

1) 寄生的Diode/bjt電流效應(yīng)

2) 碰撞電離電流效應(yīng)

3) 體效應(yīng)

4) 自熱效應(yīng)