引言

在芯片設(shè)計領(lǐng)域，物理驗證是保障芯片成功流片且符合制造要求的核心要素。而設(shè)計規(guī)則檢查（DRC）作為物理驗證的關(guān)鍵環(huán)節(jié)，發(fā)揮著舉足輕重的作用。DRC主要聚焦于檢查芯片版圖設(shè)計是否契合制造工藝的設(shè)計規(guī)則，涵蓋距離、圖形關(guān)系、密度、天線、電壓等多個關(guān)鍵維度。這些設(shè)計規(guī)則的設(shè)立，旨在確保芯片在制造過程中具備良好的可加工性，進而提高芯片的良品率和可靠性。

隨著先進工藝節(jié)點的不斷發(fā)展和芯片設(shè)計規(guī)模的持續(xù)擴大，DRC已成為芯片物理驗證中最為復雜、耗時最長的環(huán)節(jié)之一。華大九天憑借深厚的技術(shù)沉淀和持續(xù)的創(chuàng)新能力，推出了Empyrean Argus物理驗證平臺。該平臺通過創(chuàng)新的技術(shù)架構(gòu)，重塑了DRC驗證流程，為芯片設(shè)計提供了高效且精準的保障。本文將深入剖析其四大核心功能模塊如何協(xié)同運作，以解決納米級芯片驗證的難題，助力芯片設(shè)計企業(yè)突破物理驗證的瓶頸，提升設(shè)計效率和產(chǎn)品質(zhì)量。

一、并行加速：

突破 DRC 效率瓶頸

當芯片設(shè)計規(guī)模突破百億晶體管級別后，DRC的復雜度呈指數(shù)級增長，傳統(tǒng)的單線程處理方式已難以滿足需求。Argus憑借強大的分布式計算引擎，為這一難題提供了高效的解決辦法。在Flatten模式下，它支持多線程并行處理，能夠充分利用現(xiàn)代計算機的多核CPU資源，顯著提升物理驗證的速度。

下圖展示的是在某大型芯片設(shè)計企業(yè)的項目中，面對超過80G的超大規(guī)模OASIS版圖，Argus運用多機分布式并行技術(shù)，將DRC檢查速度提升了10倍：

Argus的多機并行分布處理技術(shù)在業(yè)界處于領(lǐng)先地位。在超大規(guī)模芯片設(shè)計場景中，它可協(xié)調(diào)多臺計算機的 CPU資源開展并行計算，支持調(diào)用超過1000核的CPU。這種卓越的并行計算能力，讓Argus能夠在極短時間內(nèi)完成復雜的DRC驗證任務(wù)，加速芯片設(shè)計的迭代進程，提升整體設(shè)計效率，為項目的按時交付提供堅實保障。

二、Hier/Flat 模式：

靈活適應多元場景

Argus的DRC功能支持Hier（層次化）與Flat（扁平化）兩種模式，以契合不同的設(shè)計場景和驗證需求。在層次化設(shè)計里，Hier模式充分借助設(shè)計的層次結(jié)構(gòu)，高效開展規(guī)則檢查，避免了Flat處理可能引發(fā)的計算資源浪費和效率低下問題。通過對各層次模塊進行獨立檢查以及對層次間進行關(guān)聯(lián)分析，Hier模式能夠迅速定位DRC錯誤，并且可以維持設(shè)計層次的完整性，便于設(shè)計人員理解和處理驗證結(jié)果。

Flat模式適用于需要將整個設(shè)計展開為平面視圖以進行詳細檢查的情形，例如全局布線或填充的統(tǒng)一分析。Argus在Flat模式下支持多線程，可顯著提高驗證效率。設(shè)計團隊能夠依據(jù)不同的設(shè)計階段和驗證目的靈活選用模式，確保設(shè)計在不同層次和視角下都符合規(guī)則要求。

三、Color拆分：

精準適配先進工藝

在FinFET等先進工藝節(jié)點下，多重圖案化掩膜拆分（Color）成為芯片制造的核心技術(shù)。Argus借助其強大的Color拆分功能，為芯片設(shè)計提供了精確且高效的解決方案。Argus能夠根據(jù)工藝要求，對版圖圖形進行雙重及多重Color拆分，保證各顏色圖形符合制造工藝的限制條件。下圖展示了Argus支持圖形間距規(guī)則拆分、預先著色限制、密度均衡優(yōu)化、切割拆分處理等功能。

合理的Color檢查能夠有效規(guī)避因圖形布局不合理而引發(fā)的制造缺陷，提升芯片良率。Argus支持多圖案化掩膜拆分后的沖突輸出，以多種形式展現(xiàn)沖突問題。當拆分圖形出現(xiàn)沖突時，Argus會提供詳細的沖突信息與可視化結(jié)果，幫助設(shè)計人員直觀地了解問題，及時優(yōu)化設(shè)計布局，使其更好地契合先進工藝的制造要求。

四、DRC結(jié)果可視化平臺：

精準定位關(guān)鍵問題

在大規(guī)模數(shù)字SoC與復雜泛模擬芯片設(shè)計過程中，DRC驗證往往會產(chǎn)生海量數(shù)據(jù)，其中摻雜著大量偽錯誤和無關(guān)緊要的信息。這不僅增加了分析的難度，還可能掩蓋關(guān)鍵問題，進而延誤項目進度。設(shè)計團隊正面臨著前所未有的挑戰(zhàn)，即怎樣在海量數(shù)據(jù)中精準定位并高效解決真正影響設(shè)計質(zhì)量和制造可靠性的關(guān)鍵問題。

Argus所提供的PVE結(jié)果可視化平臺，具備多DB整合功能，支持自定義分組排序，還提供多重Rule-list校驗，以此確保數(shù)據(jù)的完整性，能夠輕松應對多用戶拆分rule的使用場景。此外，該平臺支持DB增量差異化比較，會高亮顯示違例新增、減少以及變化情況，便于掌握DB變化動態(tài)，實時更新數(shù)據(jù)狀態(tài)。這極大地提升了驗證結(jié)果的可讀性與實用性，讓設(shè)計人員能夠迅速明確問題所在，并制定出相應的解決方案。

結(jié) 語

華大九天的Argus物理驗證平臺依托多項技術(shù)創(chuàng)新，大幅提升了DRC驗證的效率與準確性，能夠靈活適配先進及成熟工藝節(jié)點下的復雜驗證場景。其多核并行架構(gòu)有效突破了運算瓶頸，成功化解了超大規(guī)模設(shè)計的驗證效率難題。Hier/Flat雙重模式兼顧了設(shè)計規(guī)模與驗證精度，Color拆分功能保障了先進工藝節(jié)點設(shè)計的可制造性，PVE結(jié)果可視化平臺助力精準定位關(guān)鍵問題。隨著3DIC集成技術(shù)的不斷進步以及先進工藝節(jié)點的持續(xù)演進，這款集“高性能、高精度、高靈活性”于一身的核心工具，正逐步成為下一代芯片設(shè)計與制造取得成功的關(guān)鍵基礎(chǔ)，為芯片產(chǎn)業(yè)的持續(xù)發(fā)展提供了堅實的技術(shù)保障。

北京華大九天科技股份有限公司（簡稱“華大九天”）成立于2009年，一直聚焦于EDA工具的開發(fā)、銷售及相關(guān)服務(wù)業(yè)務(wù)，致力于成為全流程、全領(lǐng)域、全球領(lǐng)先的EDA提供商。

華大九天主要產(chǎn)品包括全定制設(shè)計平臺EDA工具系統(tǒng)、數(shù)字電路設(shè)計EDA工具、晶圓制造EDA工具、先進封裝設(shè)計EDA工具和3DIC設(shè)計EDA工具等軟件及相關(guān)技術(shù)服務(wù)。其中，全定制設(shè)計平臺EDA工具系統(tǒng)包括模擬電路設(shè)計全流程EDA工具系統(tǒng)、存儲電路設(shè)計全流程EDA工具系統(tǒng)、射頻電路設(shè)計全流程EDA工具系統(tǒng)和平板顯示電路設(shè)計全流程EDA工具系統(tǒng)；技術(shù)服務(wù)主要包括基礎(chǔ)IP、晶圓制造工程服務(wù)及其他相關(guān)服務(wù)。產(chǎn)品和服務(wù)主要應用于集成電路設(shè)計、制造及封裝領(lǐng)域。

華大九天總部位于北京，在南京、成都、深圳、上海、香港、廣州、北京亦莊、西安和天津等地設(shè)有全資子公司，在武漢、廈門、蘇州等地設(shè)有分支機構(gòu)。