18video性欧美19sex,欧美高清videosddfsexhd,性少妇videosexfreexxx片中国,激情五月激情综合五月看花,亚洲人成网77777色在线播放

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

PCB設(shè)計(jì)中有哪些需注意的要點(diǎn)?

TI視頻 ? 作者:工程師郭婷 ? 2018-08-15 00:04 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

PCB設(shè)計(jì)中的要點(diǎn):

1、選擇PCB板材

選擇PCB板材必須在滿足設(shè)計(jì)需求和可量產(chǎn)性及成本中間取得平衡點(diǎn)。設(shè)計(jì)需求包含電氣和機(jī)構(gòu)這兩部分。通常在設(shè)計(jì)非常高速的PCB板子(大于GHz的頻率)時(shí)這材質(zhì)問(wèn)題會(huì)比較重要。 例如,現(xiàn)在常用的FR-4材質(zhì),在幾個(gè)GHz的頻率時(shí)的介質(zhì)損(dielectric loss)會(huì)對(duì)信號(hào)衰減 有很大的影響,可能就不合用。就電氣而言,要注意介電常數(shù)(dielectric constant)和介 質(zhì)損在所設(shè)計(jì)的頻率是否合用。

2、避免高頻干擾

避免高頻干擾的基本思路是盡量降低高頻信號(hào)電磁場(chǎng)的干擾,也就是所謂的串?dāng)_ (Crosstalk)??捎美蟾咚傩盘?hào)和模擬信號(hào)之間的距離,或加ground guard/shunt traces 在模擬信號(hào)旁邊,還要注意數(shù)字地對(duì)模擬地的噪聲干擾。

3、解決信號(hào)的完整性問(wèn)題

信號(hào)完整性基本上是阻抗匹配的問(wèn)題。而影響阻抗匹配的因素有信號(hào)源的架構(gòu)和輸出阻抗 (output impedance),走線的特性阻抗,負(fù)載端的特性,走線的拓樸(topology)架構(gòu)等。解決的方式是靠端接(termination)與調(diào)整走線的拓樸。

4、實(shí)現(xiàn)差分布線方式

差分對(duì)的布線有兩點(diǎn)要注意,一是兩條線的長(zhǎng)度要盡量一樣長(zhǎng),另一是兩線的間距(此間距 由差分阻抗決定)要一直保持不變,也就是要保持平行。平行的方式有兩種,一為兩條線走 在同一走線層(side-by-side),一為兩條線走在上下相鄰兩層(over-under)。一般以前者 side-by-side實(shí)現(xiàn)的方式較多。 

5、在只有一個(gè)輸出端的時(shí)鐘信號(hào)線情況下,實(shí)現(xiàn)差分布線

要用差分布線一定是信號(hào)源和接收端也都是差分信號(hào)才有意義。所以對(duì)只有一個(gè)輸出端的時(shí) 鐘信號(hào)是無(wú)法使用差分布線的。

6、接收端差分線對(duì)間的匹配電阻

接收端差分線對(duì)間的匹配電阻通常會(huì)加, 其值應(yīng)等于差分阻抗的值。這樣信號(hào)品質(zhì)會(huì)好些。

7、差分對(duì)的布線要靠近且平行

對(duì)差分對(duì)的布線方式應(yīng)該要適當(dāng)?shù)目拷移叫?。所謂適當(dāng)?shù)目拷且驗(yàn)檫@間距會(huì)影響到差分 阻抗(differential impedance)的值, 此值是設(shè)計(jì)差分對(duì)的重要參數(shù)。需要平行也是因?yàn)橐3植罘肿杩沟囊恢滦?。若兩線忽遠(yuǎn)忽近, 差分阻抗就會(huì)不一致, 就會(huì)影響信號(hào)完整性 (signal integrity)及時(shí)間延遲(timing delay)。

8、處理實(shí)際布線中的一些理論沖突的問(wèn)題

a. 基本上,將模/數(shù)地分割隔離是對(duì)的。要注意的是信號(hào)走線盡量不要跨過(guò)有分割的地方(moat), 還有不要讓電源和信號(hào)的回流電流路徑(returning current path)變太大。 

b. 晶振是模擬的正反饋振蕩電路,要有穩(wěn)定的振蕩信號(hào),必須滿足loop gain與phase的規(guī)范, 而這模擬信號(hào)的振蕩規(guī)范很容易受到干擾, 即使加ground guard traces可能也無(wú)法完全隔離干擾。 而且離的太遠(yuǎn), 地平面上的噪聲也會(huì)影響正反饋振蕩電路。所以,一定要將 晶振和芯片的距離進(jìn)可能靠近。

c. 確實(shí)高速布線與EMI的要求有很多沖突。 但基本原則是因EMI所加的電阻電容或ferrite bead,不能造成信號(hào)的一些電氣特性不符合規(guī)范。所以,最好先用安排走線和PCB疊層的技 巧來(lái)解決或減少EMI的問(wèn)題, 如高速信號(hào)走內(nèi)層。最后才用電阻電容或ferrite bead的方式,以降低對(duì)信號(hào)的傷害。

9、解決高速信號(hào)的手工布線和自動(dòng)布線之間的矛盾

現(xiàn)在較強(qiáng)的布線軟件的自動(dòng)布線器大部分都有設(shè)定約束條件來(lái)控制繞線方式及過(guò)孔數(shù)目。 各家EDA公司的繞線引擎能力和約束條件的設(shè)定項(xiàng)目有時(shí)相差甚遠(yuǎn)。例如,是否有足夠的約束條件控制蛇行線(serpentine)蜿蜒的方式,能否控制差分對(duì)的走線間距等。這會(huì)影響到 自動(dòng)布線出來(lái)的走線方式是否能符合設(shè)計(jì)者的想法。另外,手動(dòng)調(diào)整布線的難易也與繞線 引擎的能力有絕對(duì)的關(guān)系。例如,走線的推擠能力,過(guò)孔的推擠能力,甚至走線對(duì)敷銅的推擠能力等等。所以,選擇一個(gè)繞線引擎能力強(qiáng)的布線器,才是解決之道。

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 電源
    +關(guān)注

    關(guān)注

    185

    文章

    18616

    瀏覽量

    260091
  • pcb
    pcb
    +關(guān)注

    關(guān)注

    4382

    文章

    23646

    瀏覽量

    418107
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    PCB設(shè)計(jì)中單點(diǎn)接地與多點(diǎn)接地的區(qū)別與設(shè)計(jì)要點(diǎn)

    一站式PCBA加工廠家今天為大家講講PCB設(shè)計(jì)中的單點(diǎn)接地與多點(diǎn)接地有什么區(qū)別?單點(diǎn)接地與多點(diǎn)接地區(qū)別與設(shè)計(jì)要點(diǎn)。在PCB設(shè)計(jì)中,接地系統(tǒng)的設(shè)計(jì)是影響電路性能的關(guān)鍵因素之一。單點(diǎn)接地和多點(diǎn)接地是兩種
    的頭像 發(fā)表于 10-10 09:10 ?369次閱讀
    <b class='flag-5'>PCB設(shè)計(jì)</b>中單點(diǎn)接地與多點(diǎn)接地的區(qū)別與設(shè)計(jì)<b class='flag-5'>要點(diǎn)</b>

    PCB設(shè)計(jì),輕松歸檔,效率倍增!

    PCB設(shè)計(jì)一鍵歸檔簡(jiǎn)化流程,提升效率,一鍵歸檔,盡在掌握!在電子產(chǎn)品設(shè)計(jì)領(lǐng)域,PCB設(shè)計(jì)工作完成后,需要輸出不同種類的文件給到PCB生產(chǎn)商,產(chǎn)線制造部門(mén),測(cè)試部門(mén),同時(shí)還需將設(shè)計(jì)文件進(jìn)行歸檔管理
    的頭像 發(fā)表于 05-26 16:17 ?387次閱讀
    <b class='flag-5'>PCB設(shè)計(jì)</b>,輕松歸檔,效率倍增!

    符合EMC的PCB設(shè)計(jì)準(zhǔn)則

    時(shí)源芯微專業(yè)EMC/EMI/EMS整改 EMC防護(hù)器件 就ESD問(wèn)題而言,設(shè)計(jì)上需要注意的地方很多,尤其是關(guān)于GND布線的設(shè)計(jì)及線距,PCB設(shè)計(jì)中應(yīng)該注意要點(diǎn): (1)
    的頭像 發(fā)表于 05-15 16:42 ?488次閱讀

    原理圖和PCB設(shè)計(jì)中的常見(jiàn)錯(cuò)誤

    在電子設(shè)計(jì)領(lǐng)域,原理圖和PCB設(shè)計(jì)是產(chǎn)品開(kāi)發(fā)的基石,但設(shè)計(jì)過(guò)程中難免遇到各種問(wèn)題,若不及時(shí)排查可能影響電路板的性能及可靠性,本文將列出原理圖和PCB設(shè)計(jì)中的常見(jiàn)錯(cuò)誤,整理成一份實(shí)用的速查清單,以供參考。
    的頭像 發(fā)表于 05-15 14:34 ?731次閱讀

    電源模塊PCB設(shè)計(jì)注意事項(xiàng)

    PCB設(shè)計(jì)的基礎(chǔ)入門(mén)教材,圖文并茂,通俗易懂 純分享貼,有需要可以直接下載附件獲取完整資料! (如果內(nèi)容有幫助可以關(guān)注、點(diǎn)贊、評(píng)論支持一下哦~)
    發(fā)表于 05-06 15:43

    DDR模塊的PCB設(shè)計(jì)要點(diǎn)

    在高速PCB設(shè)計(jì)中,DDR模塊是絕對(duì)繞不過(guò)去的一關(guān)。無(wú)論你用的是DDR、DDR2還是DDR3,只要設(shè)計(jì)不規(guī)范,后果就是——信號(hào)反射、時(shí)序混亂、系統(tǒng)頻繁死機(jī)。
    的頭像 發(fā)表于 04-29 13:51 ?1939次閱讀
    DDR模塊的<b class='flag-5'>PCB設(shè)計(jì)</b><b class='flag-5'>要點(diǎn)</b>

    一、高壓電源的使用需注意哪些問(wèn)題?二、高壓電源及其附件日常養(yǎng)護(hù)需注意哪幾點(diǎn)?

    一、高壓電源的使用需注意哪些問(wèn)題? 剛關(guān)掉電源時(shí)不要接觸高壓輸出電纜,接觸前必須確保電源的輸出電壓已經(jīng)為0。因?yàn)檫€有殘余電壓,盡管所有高壓電源電源的設(shè)計(jì)都在帶有各種保護(hù)電路、防漏電措施,但是為了保證
    發(fā)表于 04-23 15:40

    SMT貼片前必知!PCB設(shè)計(jì)審查全攻

    一站式PCBA打樣工廠今天為大家講講PCB貼片加工廠家對(duì)PCB設(shè)計(jì)進(jìn)行審查和確認(rèn)需關(guān)注哪些問(wèn)題?SMT貼片加工前的PCB設(shè)計(jì)審查流程。在SMT貼片加工中,PCB設(shè)計(jì)的審查和確認(rèn)是確保加
    的頭像 發(fā)表于 04-07 10:02 ?551次閱讀

    中興通訊的PCB設(shè)計(jì)規(guī)范

    中興通訊的PCB設(shè)計(jì)規(guī)范
    發(fā)表于 02-08 15:31 ?7次下載

    電子工程師的PCB設(shè)計(jì)經(jīng)驗(yàn)

    本文分享了電子工程師在PCB設(shè)計(jì)方面的經(jīng)驗(yàn),包括PCB布局、布線、電磁兼容性優(yōu)化等內(nèi)容,旨在幫助初學(xué)者掌握PCB設(shè)計(jì)的關(guān)鍵技術(shù)。
    的頭像 發(fā)表于 01-21 15:15 ?2023次閱讀

    鋪銅在PCB設(shè)計(jì)中的關(guān)鍵作用:從地線阻抗到散熱性能

    一站式PCBA智造廠家今天為大家講講鋪銅在pcb設(shè)計(jì)中的作用有哪些?鋪銅在PCB設(shè)計(jì)中的作用及其注意事項(xiàng)。在完成PCB設(shè)計(jì)的所有內(nèi)容之后,通常還會(huì)進(jìn)行最后一步的關(guān)鍵步驟——鋪銅。鋪銅是
    的頭像 發(fā)表于 01-15 09:23 ?1220次閱讀
    鋪銅在<b class='flag-5'>PCB設(shè)計(jì)</b>中的關(guān)鍵作用:從地線阻抗到散熱性能

    pcb設(shè)計(jì)時(shí)注意事項(xiàng)

    前期準(zhǔn)備 ? PCB設(shè)計(jì)前要與原理設(shè)計(jì)、可靠性設(shè)計(jì)、電磁兼容設(shè)計(jì)、工藝結(jié)構(gòu)溝通, 確 定PCB整體的外圍結(jié)構(gòu)和接口布局。 ? 與原理設(shè)計(jì)確認(rèn)PCB網(wǎng)表和器件封裝。 布局 ? 將PCB網(wǎng)
    發(fā)表于 12-26 16:51

    高速PCB設(shè)計(jì)EMI防控手冊(cè):九大關(guān)鍵步驟詳解

    的關(guān)注。據(jù)統(tǒng)計(jì),幾乎60%的EMI問(wèn)題都可以通過(guò)優(yōu)化高速PCB設(shè)計(jì)來(lái)解決。本文將詳細(xì)介紹高速PCB設(shè)計(jì)解決EMI問(wèn)題的九大規(guī)則,幫助工程師們?cè)谠O(shè)計(jì)中有效減少EMI的產(chǎn)生。 高速PCB設(shè)計(jì)
    的頭像 發(fā)表于 12-24 10:08 ?760次閱讀

    PCB設(shè)計(jì)中常見(jiàn)的DFM問(wèn)題

    作為一個(gè)PCB設(shè)計(jì)師,您需要考慮電氣、結(jié)構(gòu)以及功能的方方面面。除此之外,還得確保PCB在指定的時(shí)間內(nèi),以最低的成本且保質(zhì)保量地生產(chǎn)出來(lái)。為了滿足以上需求,必須考慮DFM(Designfor Manufacture)的因素,這也是PCB設(shè)
    的頭像 發(fā)表于 10-25 11:46 ?1980次閱讀
    <b class='flag-5'>PCB設(shè)計(jì)</b>中常見(jiàn)的DFM問(wèn)題

    HDMI模塊的PCB設(shè)計(jì)

    在前面各類設(shè)計(jì)的理論講解、設(shè)計(jì)實(shí)操講解、以及軟件操作的講解的過(guò)后,粉絲后臺(tái)反饋想結(jié)合前面三種類型進(jìn)行整體學(xué)習(xí)—模塊設(shè)計(jì),本期推出第一章HDMI模塊的PCB設(shè)計(jì),后續(xù)會(huì)繼續(xù)更新各類模塊的PCB設(shè)計(jì)教學(xué),以及PCB設(shè)計(jì)理論、設(shè)計(jì)技巧
    的頭像 發(fā)表于 10-22 14:16 ?1988次閱讀