18video性欧美19sex,欧美高清videosddfsexhd,性少妇videosexfreexxx片中国,激情五月激情综合五月看花,亚洲人成网77777色在线播放

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

Verilog語法基礎(chǔ)

工程師 ? 來源:網(wǎng)絡(luò)整理 ? 作者:h1654155205.5246 ? 2019-03-08 14:29 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

Verilog語法基礎(chǔ)

一、Verilog HDL

Verilog HDL是一種用于數(shù)字系統(tǒng)設(shè)計的語言。用Verilog HDL描述的電路設(shè)計就是該電路的Verilog HDL模型也稱為模塊。Verilog HDL既是一種行為描述的語言也是一種結(jié)構(gòu)描述的語言。這也就是說,無論描述電路功能行為的模塊或描述元器件或較大部件互連的模塊都可以用Verilog語言來建立電路模型。如果按照一定的規(guī)矩編寫,功能行為模塊可以通過工具自動地轉(zhuǎn)換為門級互連模塊。Verilog模型可以是實際電路的不同級別的抽象。這些抽象的級別和它們對應(yīng)的模型類型共有以下五種:

1.1、 系統(tǒng)級(system): 用語言提供的高級結(jié)構(gòu)實現(xiàn)設(shè)計模塊外部性能的模型。

1.2、 算法級(algorithm): 用語言提供的高級結(jié)構(gòu)實現(xiàn)算法運行的模型。

1.3、 RTL級(Register Transfer Level):描述數(shù)據(jù)在寄存器之間流動和如何處理和控制這些數(shù)據(jù)流動的模型。

1.4、 門級(gate-level):描述邏輯門以及邏輯門之間的連接的模型。

1.5、 開關(guān)級(switch-level):描述器件中三極管和儲存節(jié)點以及它們之間連接的模型。

二、Verilog HDL模塊

一個復(fù)雜電路系統(tǒng)的完整Verilog HDL模型是由若干個Verilog HDL模塊構(gòu)成的,每一個模塊又可以由若干個子模塊構(gòu)成。其中有些模塊需要綜合成具體電路,而有些模塊只是與用戶所設(shè)計的模塊有交互聯(lián)系的現(xiàn)存電路或激勵信號源。利用Verilog HDL語言結(jié)構(gòu)所提供的這種功能就可以構(gòu)造一個模塊間的清晰層次結(jié)構(gòu)來描述極其復(fù)雜的大型設(shè)計,并對所作設(shè)計的邏輯電路進行嚴格的驗證。

Verilog HDL行為描述語言作為一種結(jié)構(gòu)化和過程性的語言,其語法結(jié)構(gòu)非常適合于算法級和RTL級的模型設(shè)計。這種行為描述語言具有以下功能:

(1)、可描述順序執(zhí)行或并行執(zhí)行的程序結(jié)構(gòu)。

(2)、用延遲表達式或事件表達式來明確地控制過程的啟動時間。

(3)、通過命名的事件來觸發(fā)其它過程里的激活行為或停止行為。

(4)、提供了條件、if-else、case、循環(huán)程序結(jié)構(gòu)。

(5)、提供了可帶參數(shù)且非零延續(xù)時間的任務(wù)(task)程序結(jié)構(gòu)。

(6)、提供了可定義新的操作符的函數(shù)結(jié)構(gòu)(function)。

(7)、提供了用于建立表達式的算術(shù)運算符、邏輯運算符、位運算符。

Verilog HDL作為一種高級的硬件描述編程語言,與C語言的風(fēng)格有許多類似之處。其中有許多語句如:if語句、case語句等和C語言中的對應(yīng)語句十分相似。如果讀者已經(jīng)掌握C語言編程的基礎(chǔ),那么學(xué)習(xí)Verilog HDL并不困難。我們只要對Verilog HDL某些語句的特殊方面著重理解,并加強上機練習(xí)就能很好地掌握它,就能利用它的強大功能來設(shè)計復(fù)雜的數(shù)字邏輯電路系統(tǒng)。

三、模塊的結(jié)構(gòu)

3.1.模塊的結(jié)構(gòu)

Verilog的基本設(shè)計單元是“模塊”(block)。一個模塊是由兩部分組成的,一部分描述接口,另一部分描述邏輯功能,即定義輸入是如何影響輸出的。下面舉例說明:

請看上面的例子: 程序模塊旁邊有一個電路圖的符號。在許多方面,程序模塊和電路圖符號是一致的,這是因為電路圖符號的引腳也就是程序模塊的接口。而程序模塊描述了電路圖符號所實現(xiàn)的邏輯功能。以上就是設(shè)計一個簡單的Verilog程序模塊所需的全部內(nèi)容。從上面的例子可以看出,Verilog結(jié)構(gòu)位于在module和endmodule聲明語句之間,每個Verilog程序包括四個主要部分:端口定義、I/O說明、內(nèi)部信號聲明、功能定義。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • Verilog
    +關(guān)注

    關(guān)注

    30

    文章

    1368

    瀏覽量

    113715
  • 語法
    +關(guān)注

    關(guān)注

    0

    文章

    44

    瀏覽量

    10354
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點推薦

    程序編譯運行正常但是顯示語法錯誤,為什么?

    樣例程序:can_sample.c rtconfig.h里啟用了#define RT_CAN_USING_HDR 代碼從圖中這里開始大段標(biāo)識語法錯誤: 跳轉(zhuǎn)到宏
    發(fā)表于 09-25 06:27

    為什么我選擇VHDL入門

    篇。 從長期來看,兩個語言大概率都要學(xué)一下;但是從初學(xué)角度而言,總要選擇一個入門語言。 根據(jù)網(wǎng)上的信息,總結(jié)對比結(jié)論: Verilog 的優(yōu)勢: 1. Verilog 語法接近C,學(xué)習(xí)容易;VHDL
    的頭像 發(fā)表于 06-25 11:18 ?715次閱讀
    為什么我選擇VHDL入門

    FPGA Verilog HDL語法之編譯預(yù)處理

    Verilog HDL語言和C語言一樣也提供了編譯預(yù)處理的功能?!熬幾g預(yù)處理”是Verilog HDL編譯系統(tǒng)的一個組成部分。Verilog HDL語言允許在程序中使用幾種特殊的命令(它們不是一般
    的頭像 發(fā)表于 03-27 13:30 ?917次閱讀
    FPGA <b class='flag-5'>Verilog</b> HDL<b class='flag-5'>語法</b>之編譯預(yù)處理

    Verilog中signed和$signed()的用法

    1、在verilog中有時會用signed修飾符來修飾定義的數(shù)據(jù),運算的時候也會用$signed()任務(wù)來強制轉(zhuǎn)換數(shù)據(jù),那么signed的修飾是為什么呢,是為了區(qū)分有符號數(shù)和無符號數(shù)的加法和乘法
    的頭像 發(fā)表于 02-17 17:47 ?1038次閱讀
    <b class='flag-5'>Verilog</b>中signed和$signed()的用法

    Verilog 電路仿真常見問題 Verilog 在芯片設(shè)計中的應(yīng)用

    在現(xiàn)代電子設(shè)計自動化(EDA)領(lǐng)域,Verilog作為一種硬件描述語言,已經(jīng)成為數(shù)字電路設(shè)計和驗證的標(biāo)準工具。它允許設(shè)計師以高級抽象的方式定義電路的行為和結(jié)構(gòu),從而簡化了從概念到硅片的整個設(shè)計流程
    的頭像 發(fā)表于 12-17 09:53 ?1478次閱讀

    Verilog 與 ASIC 設(shè)計的關(guān)系 Verilog 代碼優(yōu)化技巧

    Verilog與ASIC設(shè)計的關(guān)系 Verilog作為一種硬件描述語言(HDL),在ASIC設(shè)計中扮演著至關(guān)重要的角色。ASIC(Application Specific Integrated
    的頭像 發(fā)表于 12-17 09:52 ?1342次閱讀

    Verilog 測試平臺設(shè)計方法 Verilog FPGA開發(fā)指南

    Verilog測試平臺設(shè)計方法是Verilog FPGA開發(fā)中的重要環(huán)節(jié),它用于驗證Verilog設(shè)計的正確性和性能。以下是一個詳細的Verilog測試平臺設(shè)計方法及
    的頭像 發(fā)表于 12-17 09:50 ?1431次閱讀

    Verilog與VHDL的比較 Verilog HDL編程技巧

    Verilog 與 VHDL 比較 1. 語法和風(fēng)格 VerilogVerilog語法更接近于 C 語言,對于有 C 語言背景的工程
    的頭像 發(fā)表于 12-17 09:44 ?2391次閱讀

    如何自動生成verilog代碼

    介紹幾種自動生成verilog代碼的方法。
    的頭像 發(fā)表于 11-05 11:45 ?1366次閱讀
    如何自動生成<b class='flag-5'>verilog</b>代碼

    Verilog硬件描述語言參考手冊

    一. 關(guān)于 IEEE 1364 標(biāo)準二. Verilog簡介三. 語法總結(jié)四. 編寫Verilog HDL源代碼的標(biāo)準五. 設(shè)計流程
    發(fā)表于 11-04 10:12 ?4次下載

    system verilog語言簡介

    ICer需要System Verilog語言得加成,這是ICer深度的表現(xiàn)。
    發(fā)表于 11-01 10:44 ?0次下載

    Lua語法基礎(chǔ)教程(下篇)

    今天我們繼續(xù)學(xué)習(xí)Lua語法基礎(chǔ)教程,下篇。 九、函數(shù) 9.1 初識函數(shù) 函數(shù)是指一段在一起的、可以做某一件事兒的程序,也叫做子程序。 在前面的內(nèi)容中,我們已經(jīng)接觸過了函數(shù)的調(diào)用,這個函數(shù)就是前面用到
    的頭像 發(fā)表于 10-26 11:41 ?872次閱讀
    Lua<b class='flag-5'>語法</b>基礎(chǔ)教程(下篇)

    Lua語法基礎(chǔ)教程(中篇)

    今天我們繼續(xù)學(xué)習(xí)Lua語法基礎(chǔ)教程,中篇。 五、變量 5.1 number變量 變量,可以看作是一個桶,在里面裝你想要裝的內(nèi)容。這些內(nèi)容可以是Lua包含的所有合法類型。 例如:我想要新建一個桶,名叫
    的頭像 發(fā)表于 10-26 11:39 ?1040次閱讀
    Lua<b class='flag-5'>語法</b>基礎(chǔ)教程(中篇)

    Verilog語法中運算符的用法

    verilog語法中使用以下兩個運算符可以簡化我們的位選擇代碼。
    的頭像 發(fā)表于 10-25 15:17 ?3123次閱讀
    <b class='flag-5'>Verilog</b><b class='flag-5'>語法</b>中運算符的用法

    Verilog HDL的基礎(chǔ)知識

    本文繼續(xù)介紹Verilog HDL基礎(chǔ)知識,重點介紹賦值語句、阻塞與非阻塞、循環(huán)語句、同步與異步、函數(shù)與任務(wù)語法知識。
    的頭像 發(fā)表于 10-24 15:00 ?1497次閱讀
    <b class='flag-5'>Verilog</b> HDL的基礎(chǔ)知識