我在建立ADC與微控制器之間的通信時(shí)遇到了問(wèn)題。如果你還記得，無(wú)論模擬輸入電壓如何，微控制器似乎總是讀取FFF（HEX）的轉(zhuǎn)換結(jié)果?？赡軐?dǎo)致這種情況的原因是什么？

A.有許多與時(shí)序相關(guān)的錯(cuò)誤來(lái)源。您可以通過(guò)將所有定時(shí)信號(hào)連接到邏輯分析儀或多通道示波器來(lái)開(kāi)始解決此問(wèn)題（至少需要三個(gè)通道才能同時(shí)查看所有信號(hào)）。您在屏幕上看到的內(nèi)容與下圖中的時(shí)序圖類似。首先確保正在生成啟動(dòng)轉(zhuǎn)換命令（CONVST）（來(lái)自微型或來(lái)自獨(dú)立振蕩器）。常見(jiàn)的錯(cuò)誤是應(yīng)用極性錯(cuò)誤的CONVST信號(hào)。轉(zhuǎn)換仍在執(zhí)行，但不會(huì)在您預(yù)期的情況下執(zhí)行。同樣重要的是要記住，CONVST信號(hào)通常需要最小脈沖寬度（通常約為50 ns）?？焖?a target="_blank">微處理器的標(biāo)準(zhǔn)寫(xiě)入或讀取脈沖可能無(wú)法滿足此要求。如果太短，可以通過(guò)插入軟件等待狀態(tài)來(lái)擴(kuò)展脈沖寬度。

確保微控制器在讀周期開(kāi)始之前等待轉(zhuǎn)換完成。您的軟件應(yīng)該記錄轉(zhuǎn)換所需的時(shí)間或等待來(lái)自ADC的轉(zhuǎn)換結(jié)束（EOC）指示器以在微處理器中生成中斷。確保EOC信號(hào)的極性正確，否則ADC將在轉(zhuǎn)換過(guò)程中產(chǎn)生中斷。如果微控制器沒(méi)有響應(yīng)中斷，則應(yīng)檢查軟件中斷的配置。

在不尋址時(shí)考慮串行時(shí)鐘線（SCLK）的狀態(tài)也很重要。轉(zhuǎn)換器。正如我在前面的討論中提到的，有些DAC和ADC在連續(xù)串行時(shí)鐘下無(wú)法正常工作。除此之外，某些器件要求SCLK信號(hào)始終在一個(gè)特定狀態(tài)下空閑。

Q.好。我發(fā)現(xiàn)并糾正了我的軟件中的一些錯(cuò)誤，事情似乎正在改善。轉(zhuǎn)換器的數(shù)據(jù)隨著輸入電壓的變化而變化，但轉(zhuǎn)換結(jié)果似乎沒(méi)有可識(shí)別的格式。

A再一次，有許多可能的錯(cuò)誤來(lái)源。 ADC將以直接二進(jìn)制或二進(jìn)制補(bǔ)碼格式輸出其轉(zhuǎn)換結(jié)果（不再?gòu)V泛使用BCD數(shù)據(jù)轉(zhuǎn)換器）。檢查您的micro是否配置為接受適當(dāng)?shù)母袷?。如果micro不能被配置為直接接受二進(jìn)制補(bǔ)碼，則可以通過(guò)將數(shù)字與100進(jìn)行異或來(lái)將數(shù)據(jù)轉(zhuǎn)換為直接二進(jìn)制。 。 。 00二進(jìn)制。

通常，串行時(shí)鐘的前沿（上升沿或下降沿）將使能數(shù)據(jù)輸出ADC和數(shù)據(jù)總線。然后，后沿將數(shù)據(jù)計(jì)時(shí)到微觀。確保micro和ADC都按照相同的約定運(yùn)行，并且所有設(shè)置和保持時(shí)間都得到滿足。轉(zhuǎn)換結(jié)果恰好是人們預(yù)期的一半或兩倍，這是一個(gè)跡象表明數(shù)據(jù)（尤其是MSB）正在錯(cuò)誤的邊緣上運(yùn)行。同樣的問(wèn)題在串行DAC中表現(xiàn)為輸出電壓是預(yù)期值的一半或兩倍。

驅(qū)動(dòng)轉(zhuǎn)換器的數(shù)字信號(hào)應(yīng)該是干凈的。除了可能對(duì)設(shè)備造成長(zhǎng)期損壞外，過(guò)沖或下沖還可能導(dǎo)致轉(zhuǎn)換和通信錯(cuò)誤。該圖顯示了一個(gè)具有較大過(guò)沖尖峰的信號(hào)，驅(qū)動(dòng)單電源轉(zhuǎn)換器的時(shí)鐘輸入。在這種情況下，時(shí)鐘輸入驅(qū)動(dòng)PNP晶體管的基極。按照慣例，器件的P型襯底內(nèi)部連接到可用的最負(fù)電位 - 在這種情況下是接地。在SCLK線上超過(guò)地電壓超過(guò)0.3伏的偏移足以開(kāi)始在N型基極和P型基板之間導(dǎo)通寄生二極管。如果經(jīng)常發(fā)生這種情況，從長(zhǎng)遠(yuǎn)來(lái)看，可能會(huì)導(dǎo)致設(shè)備損壞。

在短期內(nèi)，雖然沒(méi)有造成損壞，但通常惰性的基板通電會(huì)影響器件中的其他晶體管并導(dǎo)致為每個(gè)施加的脈沖檢測(cè)多個(gè)時(shí)鐘脈沖。產(chǎn)生的抖動(dòng)在串行轉(zhuǎn)換器中是一個(gè)嚴(yán)重的問(wèn)題 - 但在并行轉(zhuǎn)換器中問(wèn)題較小，因?yàn)樽x和寫(xiě)周期通常取決于第一個(gè)施加的脈沖;后續(xù)脈沖被忽略。但是，如果在轉(zhuǎn)換期間存在這種信號(hào)，則串行和并行轉(zhuǎn)換器的噪聲性能會(huì)受到影響。

該圖顯示了如何輕松降低過(guò)沖。在數(shù)字線路上串聯(lián)一個(gè)小電阻，導(dǎo)致問(wèn)題。該電阻將與數(shù)字輸入的寄生電容C（par）相結(jié)合，形成低通濾波器，消除接收信號(hào)上的任何振鈴。通常建議使用50 W電阻，但可能需要進(jìn)行一些實(shí)驗(yàn)。如果數(shù)字輸入的內(nèi)部電容不足，可能還需要在輸入端添加外部電容。在這里，實(shí)驗(yàn)是必要的 - 但一個(gè)好的起點(diǎn)將是大約10 pF。

問(wèn)。您提到時(shí)鐘過(guò)沖會(huì)降低轉(zhuǎn)換器的噪聲性能。從接口的角度來(lái)看，我能做些什么來(lái)獲得良好的信噪比嗎？

A。因?yàn)槟愕南到y(tǒng)是混合運(yùn)行的 - 信號(hào)環(huán)境（即模擬和數(shù)字），接地方案至關(guān)重要。你可能知道 - 因?yàn)?a target="_blank">數(shù)字電路是嘈雜的 - 模擬和數(shù)字接地應(yīng)該保持分開(kāi)，只在一點(diǎn)連接。此連接通常在電源處進(jìn)行。事實(shí)上，如果模擬和數(shù)字設(shè)備由公共電源供電，如+5 V或+3.3 V單電源系統(tǒng)的情況，除了在電源處連接接地外別無(wú)選擇。但轉(zhuǎn)換器的數(shù)據(jù)手冊(cè)可能有一條連接設(shè)備上的引腳AGND和DGND的指令！那么，如果地面連接在兩個(gè)地方，怎么能避免產(chǎn)生接地回路呢？

下圖顯示了如何解決這個(gè)明顯的困境。關(guān)鍵是轉(zhuǎn)換器引腳上的AGND和DGND標(biāo)簽是指這些引腳所連接的轉(zhuǎn)換器部分。整個(gè)設(shè)備應(yīng)視為模擬設(shè)備。因此，在AGND和DGND引腳連接在一起后，應(yīng)該只有一個(gè)連接到系統(tǒng)的模擬地。確實(shí)，這將導(dǎo)致轉(zhuǎn)換器的數(shù)字電流流入模擬地平面，但這通常比將轉(zhuǎn)換器的DGND引腳暴露在嘈雜的數(shù)字地平面上的情況要小。此示例還顯示了一個(gè)數(shù)字緩沖器，稱為數(shù)字地，用于將轉(zhuǎn)換器的串行數(shù)據(jù)引腳與嘈雜的串行總線隔離。如果轉(zhuǎn)換器與微控制器建立點(diǎn)對(duì)點(diǎn)連接，則可能不需要此緩沖區(qū)。

該圖還顯示了如何處理混合電源的日益普遍的挑戰(zhàn) - 信號(hào)系統(tǒng)采用單電源供電。與接地情況一樣，我們將獨(dú)立的電源線（最好是電源平面）連接到電路的模擬和數(shù)字部分。我們將轉(zhuǎn)換器的數(shù)字電源引腳視為模擬。但是，以電感器形式與模擬電源引腳隔離是合適的。請(qǐng)記住，轉(zhuǎn)換器的兩個(gè)電源引腳都應(yīng)該有獨(dú)立的去耦電容。數(shù)據(jù)手冊(cè)將推薦合適的電容，但經(jīng)驗(yàn)法則是0.1μF。如果空間允許，還應(yīng)包括每個(gè)器件一個(gè)10μF的電容。

Q.我想使用光隔離器在ADC和微控制器之間設(shè)計(jì)一個(gè)隔離的串行接口。使用這些設(shè)備時(shí)應(yīng)該注意什么？

A。光隔離器（也稱為光耦合器）可用于創(chuàng)建簡(jiǎn)單且廉價(jià)的高壓隔離柵。轉(zhuǎn)換器和微電路之間存在電流隔離屏障也意味著不再需要連接模擬和數(shù)字系統(tǒng)接地。如圖所示，AD7714精密ADC和流行的68HC11微控制器之間的隔離串行接口可以用少至三個(gè)光隔離器實(shí)現(xiàn)。

設(shè)計(jì)師應(yīng)該知道，即使串行通信以低速運(yùn)行，使用CMOS轉(zhuǎn)換器上升和下降時(shí)間相對(duì)較慢的光隔離器也會(huì)引起問(wèn)題。

CMOS邏輯輸入設(shè)計(jì)為由一個(gè)明確的零邏輯驅(qū)動(dòng)或邏輯的。在這些狀態(tài)下，它們可以提供和吸收最小量的電流。但是，當(dāng)輸入電壓在邏輯0和邏輯1（0.8 V至2.0 V）之間轉(zhuǎn)換時(shí)，柵極將消耗增加的電流量。如果使用的光隔離器具有相對(duì)緩慢的上升和下降時(shí)間，則在死區(qū)中花費(fèi)的過(guò)多時(shí)間將導(dǎo)致柵極中的自加熱。這種自加熱趨向于使邏輯門的閾值電壓向上移動(dòng)，這可以導(dǎo)致單個(gè)時(shí)鐘邊沿被轉(zhuǎn)換器解釋為多個(gè)時(shí)鐘脈沖。為了防止這種閾值抖動(dòng)，來(lái)自光隔離器的線路應(yīng)使用施密特觸發(fā)器電路進(jìn)行緩沖，以便為轉(zhuǎn)換器提供快速，銳利的邊沿。