設(shè)計(jì)一個(gè)計(jì)數(shù)器來(lái)講解時(shí)序邏輯
時(shí)序邏輯是Verilog HDL 設(shè)計(jì)中另一類(lèi)重要應(yīng)用。從電路特征上看來(lái)，其特點(diǎn)為任意時(shí)刻的輸出不僅....
如何設(shè)計(jì)一顆AI芯片？AI芯片設(shè)計(jì)入門(mén)方案
機(jī)器學(xué)習(xí)（ML）已經(jīng)在在線活動(dòng)中變得無(wú)處不在。近年來(lái)，這些模型的規(guī)模和復(fù)雜性大幅增長(zhǎng)，這有助于提高預(yù)....
基于FPGA Vivado的數(shù)字鐘設(shè)計(jì)（附源工程）
工程建立完畢，我們需要將lab2這個(gè)工程所需的IP目錄文件夾復(fù)制到本工程文件夾下。本工程需要兩個(gè)IP....
Vivado系列之TCL549驅(qū)動(dòng)設(shè)計(jì)
? 系統(tǒng)性的掌握技術(shù)開(kāi)發(fā)以及相關(guān)要求，對(duì)個(gè)人就業(yè)以及職業(yè)發(fā)展都有著潛在的幫助，希望對(duì)大家有所幫助。本....
10行代碼輕松在ZYNQ MP上實(shí)現(xiàn)圖像識(shí)別的步驟
Xilinx Vitis-AI 是用于 Xilinx 硬件平臺(tái)上的 AI 推理的開(kāi)發(fā)堆棧。它由優(yōu)化的....
英特爾Quartus Prime軟件v23.1上線
此外，Nios V/g 內(nèi)核還有著更大的軟件生態(tài)系統(tǒng)，包括 FreeRTOS 和 Zephyr RT....
使用CCIX進(jìn)行高速緩存一致性主機(jī)到FPGA接口的評(píng)估
Chiplet技術(shù)和NoC技術(shù)目前已經(jīng)成為解決摩爾定律無(wú)法延續(xù)的一種重要方法，現(xiàn)在的CPU芯片對(duì)外的....
如何使用Python腳本調(diào)試賽靈思PCIe設(shè)計(jì)？
現(xiàn)在，您不僅可以使用 Python 腳本執(zhí)行調(diào)試分析，更重要的是，借由 Vivado ILA 所生成....
使用Vitis AI在Zynq MP上實(shí)現(xiàn)手勢(shì)識(shí)別
FPGA得益于其高可編程性以及低延遲，低功耗的特點(diǎn)，在機(jī)器學(xué)習(xí)的推理領(lǐng)域已獲得了廣泛的關(guān)注。在過(guò)去，....
如何使Linux網(wǎng)絡(luò)協(xié)議棧中RFS功能優(yōu)化 MPSoC APU 的并行處理能力
? 本文介紹如何使能 Linux 網(wǎng)絡(luò)協(xié)議棧中的 RFS(receive flow steering....
將RTL模塊添加到Block Design的步驟
使用Vivado Block Design設(shè)計(jì)解決了項(xiàng)目繼承性問(wèn)題，但是還有個(gè)問(wèn)題，不知道大家有沒(méi)有....
FPGA零基礎(chǔ)學(xué)習(xí)之Vivado-FIFO使用教程
FIFO的英文全稱(chēng)叫做First in First out，即先進(jìn)先出。這也就決定了這個(gè)IP核的特殊....
FPGA零基礎(chǔ)學(xué)習(xí)之Vivado-ROM使用教程
系統(tǒng)性的掌握技術(shù)開(kāi)發(fā)以及相關(guān)要求，對(duì)個(gè)人就業(yè)以及職業(yè)發(fā)展都有著潛在的幫助，希望對(duì)大家有所幫助。本次帶....
FPGA零基礎(chǔ)學(xué)習(xí)之Vivado-鎖相環(huán)使用教程
PLL鎖相環(huán)由以下幾部分組成：前置分頻計(jì)數(shù)器、相位頻率檢測(cè)器電路、電荷泵、環(huán)路濾波器、壓控振蕩器、反....
基于FPGA的數(shù)字視頻信號(hào)處理器設(shè)計(jì)
今天給大俠帶來(lái)基于FPGA的數(shù)字視頻信號(hào)處理器設(shè)計(jì)，由于篇幅較長(zhǎng)，分三篇。 今天帶來(lái)第一篇，上篇，視....
基于FPGA的CAN總線控制器的設(shè)計(jì)
今天給大俠帶來(lái)基于FPGA的CAN總線控制器的設(shè)計(jì)，由于篇幅較長(zhǎng)，分三篇。今天帶來(lái)第一篇，上篇，CA....
代碼是如何控制硬件的？
先說(shuō)代碼： 我們是用電腦的鍵盤(pán)來(lái)輸入的指令，每一個(gè)指令都對(duì)應(yīng)一個(gè)ASCII碼，而這里的ASCII碼就....
在Vivado中實(shí)現(xiàn)ECO功能
關(guān)于 Tcl 在 Vivado中的應(yīng)用文章從 Tcl 的基本語(yǔ)法和在 Vivado 中的 應(yīng)用展開(kāi)，....
用TCL定制Vivado設(shè)計(jì)實(shí)現(xiàn)流程
今天推出Xilinx已發(fā)布的《Vivado使用誤區(qū)與進(jìn)階》系列：用TCL定制Vivado設(shè)計(jì)實(shí)現(xiàn)流程....
FPGA零基礎(chǔ)學(xué)習(xí)之Vivado-按鍵使用教程
系統(tǒng)性的掌握技術(shù)開(kāi)發(fā)以及相關(guān)要求，對(duì)個(gè)人就業(yè)以及職業(yè)發(fā)展都有著潛在的幫助，希望對(duì)大家有所幫助。本次帶....
8位MCU歷久不衰的秘訣何在？
近日，意法半導(dǎo)體（ST）正式推出32位STM32C0 MCU，并明確指出將用于“取代”8位MCU。
為什么幾個(gè)短短的頻譜就可以描述一個(gè)信號(hào)？
對(duì)于一個(gè)離開(kāi)課堂十余年的射頻工程師來(lái)說(shuō)，傅里葉變換已經(jīng)不知道埋藏在腦子里的那個(gè)角落，或者根本就沒(méi)在腦....
國(guó)產(chǎn)化浪潮中的國(guó)產(chǎn)FPGA
就國(guó)內(nèi)市場(chǎng)來(lái)說(shuō)，近幾年FPGA市場(chǎng)也在持續(xù)擴(kuò)大增長(zhǎng)，2021年國(guó)內(nèi)FPGA芯片市場(chǎng)為176.8億元，....
FPGA零基礎(chǔ)學(xué)習(xí)之Vivado-數(shù)碼管驅(qū)動(dòng)設(shè)計(jì)實(shí)驗(yàn)
系統(tǒng)性的掌握技術(shù)開(kāi)發(fā)以及相關(guān)要求，對(duì)個(gè)人就業(yè)以及職業(yè)發(fā)展都有著潛在的幫助，希望對(duì)大家有所幫助。本次帶....
工商網(wǎng)監(jiān)