在上一篇文章中，我對(duì)計(jì)算機(jī)虛擬化的基本概念及MIPS架構(gòu)如何有效地實(shí)現(xiàn)硬件虛擬化進(jìn)行了闡述。本文將主要探討多線(xiàn)程，并嘗試對(duì)其內(nèi)涵及用途進(jìn)行定義。

線(xiàn)程是一序列的指令。多線(xiàn)程是指給定處理器（如CPU、GPU等）能運(yùn)行多個(gè)線(xiàn)程。至于是什么構(gòu)成了線(xiàn)程或子例程則沒(méi)有過(guò)多界定，通常將線(xiàn)程看作任務(wù)或工作。

一個(gè)程序可以生成一個(gè)或多個(gè)線(xiàn)程。在當(dāng)下的計(jì)算情境中，線(xiàn)程會(huì)爭(zhēng)奪硬件資源。但如果是資源受限的環(huán)境則當(dāng)如何呢？如果多核處理器運(yùn)行了兩個(gè)線(xiàn)程，則第一反應(yīng)將是在每個(gè)內(nèi)核上對(duì)線(xiàn)程進(jìn)行平均分配。

但這似乎是一個(gè)“蠻力”的方法。是否有更佳的方式？答案是肯定的。這里就得提另一個(gè)問(wèn)題了：多核處理器是否也是硬件多線(xiàn)程？

用于支持多線(xiàn)程的硬件技術(shù)通常與多核處理器上用于多任務(wù)計(jì)算機(jī)程序的軟件機(jī)制相混淆。但二者有一個(gè)很明顯的區(qū)別。下圖闡述了硬件多線(xiàn)程和軟件多線(xiàn)程之間的差別：

硬件多線(xiàn)程大幅度提升了管線(xiàn)的效率

從這里開(kāi)始，對(duì)于MIPS架構(gòu)通過(guò)MT擴(kuò)展（MT ASE）和MIPS MT模塊支持的硬件多線(xiàn)程，都使用術(shù)語(yǔ)“多線(xiàn)程”來(lái)表示。

嵌入式處理器強(qiáng)調(diào)性能。在過(guò)去的十年中，SoC設(shè)計(jì)師們?cè)絹?lái)越青睞多核來(lái)保證性能的可延展性。這場(chǎng)拉力賽將指引我們何去何從？主流的智能手機(jī)處理器已經(jīng)從2012年時(shí)的1 GHz雙核配置發(fā)展為2015年時(shí)的2.5GHz十核配置——相當(dāng)于三年時(shí)間內(nèi)CPU數(shù)量增長(zhǎng)5倍。同時(shí)在這段時(shí)間里，處理技術(shù)也不斷完善，處理器規(guī)格大幅減小，已從2012年的40 nm 變成如今的28 nm或14 nm。不過(guò)，似乎28 nm是主流處理器的主打規(guī)格，而16 nm或更小尺寸則主要用于高端計(jì)算市場(chǎng)。

這意味著CPU設(shè)計(jì)師需要找到其他解決方案來(lái)提高性能，同時(shí)又保持總體規(guī)格不斷縮小。

內(nèi)核數(shù)量自動(dòng)翻倍意味著面積也翻倍，但性能卻不一定也隨之翻倍。事實(shí)上，基準(zhǔn)測(cè)試數(shù)據(jù)表明，相比四核或八核CPU，雙核CPU反而可以獲得更佳的性能。

進(jìn)一步提高CPU集群的頻率是一種選擇，但隨之而來(lái)的是功耗管理。微架構(gòu)改進(jìn)（如綁定加載/存儲(chǔ)指令、無(wú)序執(zhí)行等）將帶來(lái)實(shí)實(shí)在在的優(yōu)勢(shì)，但高端設(shè)計(jì)也可能會(huì)限制嵌入式市場(chǎng)應(yīng)用程序的發(fā)展。同時(shí)還有執(zhí)行效率的問(wèn)題：一個(gè)單線(xiàn)程的CPU在閑置狀態(tài)時(shí)可能會(huì)花大量時(shí)間等待內(nèi)存中的數(shù)據(jù)。

多線(xiàn)程卻巧妙地解決了上述問(wèn)題。例如，選擇雙線(xiàn)程單核CPU可以即時(shí)提高30%~50%的性能，并且面積增加量非常微小。此外，激活線(xiàn)程是一個(gè)即時(shí)的過(guò)程，不需要消耗額外的功率（按邏輯講，多核系統(tǒng)通常需要進(jìn)行額外功率管理）。

MIPS多線(xiàn)程使LTE應(yīng)用程序的性能提高了50%

多線(xiàn)程適用于嵌入式SoC的另一個(gè)理由是：可靠的實(shí)時(shí)操作。系統(tǒng)架構(gòu)師可以動(dòng)態(tài)地將線(xiàn)程分配至有需求的I / O服務(wù)中。例如，線(xiàn)程嘗試從I / O系統(tǒng)讀取數(shù)值、進(jìn)入閑置狀態(tài)，并于數(shù)據(jù)準(zhǔn)備就緒時(shí)再進(jìn)行激活。這樣就減少了服務(wù)中斷引起的開(kāi)銷(xiāo)。

使用多線(xiàn)程另一個(gè)重要的原因是，在緩存缺失及出現(xiàn)其他可能使線(xiàn)程停止的事件時(shí)，為每個(gè)CPU周期充分利用執(zhí)行管道資源。

最后，多線(xiàn)程旨在為并行應(yīng)用程序如網(wǎng)頁(yè)瀏覽等提供強(qiáng)大的整體吞吐量。

總結(jié)以上信息得出的最直接的結(jié)論是，多線(xiàn)程適用于各種場(chǎng)景中。但MIPS CPU如何實(shí)現(xiàn)多線(xiàn)程？

MIPS I6400是Imagination最新發(fā)布的實(shí)現(xiàn)了硬件多線(xiàn)程的CPU

可以通過(guò)現(xiàn)代操作系統(tǒng)的速成課來(lái)了解多線(xiàn)程。當(dāng)線(xiàn)程沒(méi)有運(yùn)行時(shí)，程序計(jì)數(shù)器（PC）需要存儲(chǔ)線(xiàn)程接下來(lái)啟動(dòng)時(shí)的地址。此外，CPU必須跟蹤所有程序員可見(jiàn)的寄存器中保存的值；而對(duì)于在用戶(hù)模式下在MIPS CPU上運(yùn)行的程序，則意味著必須跟蹤通用寄存器（GPR）和乘法累加器 （MAC）。CPU為每個(gè)運(yùn)行的線(xiàn)程存儲(chǔ)了一個(gè)標(biāo)識(shí)符，以及指示內(nèi)核權(quán)限的標(biāo)志（如：執(zhí)行系統(tǒng)調(diào)用）。

在維護(hù)多個(gè)地址空間的多線(xiàn)程MIPS CPU上運(yùn)行的操作系統(tǒng)需要地址空間標(biāo)示符（ASID）值，因?yàn)樵诜g地址時(shí)硬件需要使用。

因此， MIPS CPU內(nèi)的每個(gè)線(xiàn)程將包含一個(gè)PC和GPR副本，一個(gè)獨(dú)特的線(xiàn)程ID，內(nèi)核模式及ASID值。這些值構(gòu)成了線(xiàn)程的內(nèi)容。

MIPS CPU一直支持硬件多線(xiàn)程

目前比較通用的操作系統(tǒng)可以檢測(cè)和使用多線(xiàn)程硬件，包括SMP Linux、Android或Windows。Imagination與其生態(tài)系統(tǒng)伙伴密切合作，確保所有支持MIPS的操作系統(tǒng)可以充分利用硬件多線(xiàn)程技術(shù)。例如，Express Logic的ThreadX在用于I級(jí)CPU的MIPS MT擴(kuò)展頂端優(yōu)化了上下文切換。

所以，不管是運(yùn)行SMP基于Linux的分布如Android或?qū)崟r(shí)操作系統(tǒng)如ThreadX，如果其支持MIPS便可以支持多線(xiàn)程。