DSP是對數(shù)字信號進行高速實時處理的專用處理器。
　　在當今的數(shù)字化的背景下，DSP以其高性能和軟件可編程等特點，已經(jīng)成為電子工業(yè)領域增長最迅速的產(chǎn)品之一，人們對其性能、功耗和成本也提出了越來越高的要求，迫使DSP廠商開始在單一矽片上集成更多的處理器內(nèi)核。本文分析了多核DSP必須面臨的挑戰(zhàn)，介紹了一些常見的多核DSP產(chǎn)品。
　　數(shù)字信號處理器（DSP）是對數(shù)字信號進行高速實時處理的專用處理器。在當今的數(shù)字化的背景下，DSP以其高性能和軟件可編程等特點，已經(jīng)成為電子工業(yè)領域增長最迅速的產(chǎn)品之一。據(jù)市場研究公司In-Stat的最新報告，全球DSP市場今後將一直保持高速增長，其中2004年的付運量估計為15億顆，2009年該數(shù)字可望達到28億顆。其中，浮點DSP的應用市場可望從2004年的10億美元增長到2009年的22億美元。因此，全球DSP市場的前景非常廣闊，DSP已成為數(shù)字通信、智慧控制、消費類電子產(chǎn)品等領域的基礎器件，而通信市場2009年的比例可望達到61%。
　　Forward Concepts最近公布的DSP/無線市場報告指出，Q2/2006 DSP晶片付運量較Q1上升了3.3%，達21億美元。報告指出，雖然無線依然主宰著DSP市場72%的份額，其Q2增長幅度僅有2.8%，而來自汽車和消費領域的增長則分別高達38.7%和37.2%。數(shù)據(jù)顯示，亞太地區(qū)依然是DSP的主要應用市場，而嵌入式DSP則占據(jù)了66%以上的市場份額。
　　
　　圖1 DSP市場概況
　　隨著應用領域的擴大以及終端產(chǎn)品性能的日益豐富，人們對DSP系統(tǒng)的性能、功耗和成本提出了越來越高的要求，迫使DSP廠商開始在單一矽片上集成更多的處理器內(nèi)核，於是多核DSP應運而生。
　　1、多核DSP關鍵技術
　　晶片制造工藝技術的進步和SoC設計與驗證水準的提升分別是多核DSP誕生的硬體基礎和軟件基礎。
　　目前，DSP巨頭德州儀器公司（TI）的DSP晶片生產(chǎn)工藝已經(jīng)達到75nm水準，能夠在一塊僅有拇指大小的單晶片上集成8個TMS320DSP內(nèi)核。同時，多核DSP也離不開SoC設計水準的進步。SoC設計可以對整個系統(tǒng)的模型演算法、軟硬體功能、晶片結(jié)構、各電路模塊直至器件的設計進行綜合考慮，可以在同樣的工藝條件下，實現(xiàn)更高性能的系統(tǒng)指標。
　　以下介紹多核DSP必須面對的一些關鍵技術∶軟硬體協(xié)同設計、軟硬體協(xié)同驗證、IP核生成與復用、高速互連總線、低功耗設計等。
　?。?）低功耗
　　多核DSP帶來了更高的性能，但它相比傳統(tǒng)的單核DSP也帶來了更大的功耗。嵌入式應用，例如手機、數(shù)碼相機等對功耗非常敏感。在以前的2G通信時代，人們習慣了200小時待機時間的手機，當然很難接受待機時間僅僅為一天的3G手機。因此多核DSP必須解決的第一大技術難題就是如何有效的降低平均功耗。
　　從硬體技術上來看，可以采用動態(tài)電源管理技術，設置全速、半速、休眠等工作模式，根據(jù)當前的任務強度和功耗監(jiān)測信息，及時調(diào)整電壓和頻率，關閉暫時不使用的模塊，以降低功耗。另外，根據(jù)特定的應用需求，設置專門的協(xié)處理器，同樣可以減少DSP內(nèi)核的運算強度。
　　從軟件技術上來看，在編譯指導下的多核DSP低功耗優(yōu)化技術非常具有潛力。低功耗編譯技術主要包括編譯指導的動態(tài)電壓調(diào)節(jié)、多線程功耗模型下的低功耗編譯調(diào)度等。在操作系統(tǒng)的支持下，通過合理的調(diào)度，使處理器資源與演算法需求相適應，例如在DSP核+MCU的模式下，MCU就不應該處理DSP的有關程式。
　?。?）互連與存儲系統(tǒng)
　　隨著晶片面積的增大，長線互連延遲和信號完整性已經(jīng)成為制約晶片主頻的關鍵因素。當片上DSP核較少時，可用簡單的總線結(jié)構或者Crossbar互連；當DSP核較多時可用二維mesh網(wǎng)絡、3D Torus等進行互連，設計者必須在網(wǎng)絡開銷以及多核之間耦合的程度之間進行權衡，同時還要注意互連拓撲的可擴展性。為提高互連性能，應該采用高頻、高帶寬的超深亞微米片上互連結(jié)構，以便高效地實現(xiàn)節(jié)點間通信。
　　針對數(shù)據(jù)密集型的應用，多核DSP必須解決存儲系統(tǒng)的效率問題。為此，必須要解決一系列關鍵技術，例如應該設計多大的片內(nèi)存儲器？數(shù)據(jù)的共用和通信在存儲層次的哪一級來完成？Cache一致性在哪一級實現(xiàn)更合理？是通過片內(nèi)共用存儲器還是高速總線進行多核之間的通信？存儲結(jié)構如何支持多線程的應用？
　?。?）編譯技術與操作系統(tǒng)
　　多核DSP能否發(fā)揮最高的性能，在很大程度上取決於編譯優(yōu)化和嵌入式操作系統(tǒng)的有力支持。例如，多核DSP對多線程程式能夠提供較高的性能，但是對于單線程應用的性能反而不高，甚至比單核DSP的性能還要低。
　　采用硬體動態(tài)提取線程是一種方法，但編譯器更要擔負起自動并行化的工作，即將串列程式自動地轉(zhuǎn)換為等價的多線程并行代碼，使用戶不關心疊代空間劃分、數(shù)據(jù)共用、線程調(diào)度和同步等細節(jié)，減輕用戶負擔。 更重要的是多線程優(yōu)化編譯技術，包括線程并發(fā)機制的實現(xiàn)、線程調(diào)度、線程級前瞻執(zhí)行等技術。
　　多核之間的任務調(diào)度是充分利用多處理器性能的關鍵。為滿足實時處理的要求，均衡各處理器負載，需要研究的任務調(diào)度機制有分散式實時任務調(diào)度演算法、動態(tài)任務遷移技術等。已有的幾種嵌入式操作系統(tǒng)，例如μcLinux、PalmOS、WinCE等，都還無法有效地支持多核處理器。嵌入式多核操作系統(tǒng)的研究任重而道遠。