我想很多人跟我一樣，被ModelSim的后仿真搞的頭暈?zāi)X脹。為了這個(gè)問(wèn)題，我在網(wǎng)上找了很多的資料，但發(fā)現(xiàn)這些資料往往說(shuō)的不明白。一些步驟被作者有意無(wú)意地省略掉，這常常給讀者造成不必要的麻煩，所以我決定寫(xiě)下這一篇文章，把這3天我努力的結(jié)果拿出來(lái)，與大家分享。
首先，我把我用到的軟件說(shuō)明一下。如果你發(fā)現(xiàn)根據(jù)我的操作，你還是解決不了ModelSim后仿真的問(wèn)題，那就可能是軟件版本的問(wèn)題。
1，?ModelSim Se 6.1b
2，?Synplify Pro 7.5.1
3，?ISE 5.2i? （這個(gè)是老了點(diǎn)）
4，?WindowsXP（這個(gè)應(yīng)該沒(méi)有多大的關(guān)系）
?? 還有就是我使用的是verilog，我想VHDL的方法與verilog是差不多的，最多也就是在建庫(kù)方面有點(diǎn)差別而已。
下面的這些方法，是我這3天搞出來(lái)的。當(dāng)然也參考了一些文章。如果誰(shuí)有更方便的方法，歡迎指出來(lái)。我的郵箱是cshb120.cn。有空大家多交流。
一，?為modelsim生成3個(gè)庫(kù)。
首先，介紹一下這三個(gè)庫(kù)。
Simprim_ver:用于布局布線(xiàn)后的仿真。
Unisim_ver :如果要做綜合后的仿真，還要編譯這個(gè)庫(kù)。
Xilinxcorelib_ver:如果設(shè)計(jì)中調(diào)用了CoreGen產(chǎn)生的核，則還需要編譯這個(gè)庫(kù)。
我們要為modelsim生成的是標(biāo)準(zhǔn)庫(kù)。所謂的標(biāo)準(zhǔn)庫(kù)就是modelsim運(yùn)行后，會(huì)自動(dòng)加載的庫(kù)。不過(guò)這方面我還不是很肯定。因?yàn)槲以诤蠓抡鏁r(shí)，還是要為仿真指定庫(kù)的路徑，不然modelsim找不到。
第一步：在modelsim環(huán)境下，新建工程，工程的路徑與你想把庫(kù)存儲(chǔ)的路徑一致