信號(hào)完整性學(xué)習(xí)筆記之高速邏輯電路介紹

主要介紹幾種邏輯電路的高速特性包括 ITL 邏輯電路、 CMOS 邏輯電路、 ECL 邏輯電0路，和 LVDS 器件的基本結(jié)構(gòu)、 工作原理和特點(diǎn)，以及邏...

2023-09-25 標(biāo)簽：三極管反相器信號(hào)完整性 2.4k 0

Cadence Virtuoso設(shè)計(jì)的一個(gè)反相器LVS驗(yàn)證案例

一個(gè)版圖設(shè)計(jì)好以后，產(chǎn)生的錯(cuò)誤可能是多連了一根鋁線造成的Short，或者是少連了幾根鋁線造成的Open，這樣的低級(jí)錯(cuò)誤對(duì)芯片來(lái)說(shuō)都是致命的，因此編輯好的...

2023-10-02 標(biāo)簽：反相器CadenceDRC 9k 0

反相器做振蕩器的電路分析

　　最近看到一個(gè)反相器做振蕩器的電路，于是找了些資料與各位同好分享一下學(xué)習(xí)總結(jié)。

2023-09-19 標(biāo)簽：電路分析振蕩器反相器 5.3k 0

關(guān)于RS485收發(fā)的兩種控制方法

RS485屬于半雙工總線，在實(shí)際使用時(shí)一般采用主機(jī)輪詢或令牌傳遞的方法來(lái)分配總線控制權(quán)，RS485設(shè)備需要進(jìn)行發(fā)送和接收的方向轉(zhuǎn)換。比較通用的做法是，每...

2023-09-19 標(biāo)簽：三極管收發(fā)器接收器 5.1k 0

如何使用Verilog硬件描述語(yǔ)言描述時(shí)序邏輯電路？

時(shí)序邏輯電路的特點(diǎn)是輸出信號(hào)不僅與電路的輸入有關(guān)，還與電路原來(lái)的狀態(tài)有關(guān)。

2023-09-17 標(biāo)簽：FPGA設(shè)計(jì)反相器D觸發(fā)器 4.1k 0

CMOS模擬集成電路之反相器鏈電路的建立和前仿真

今天學(xué)習(xí)的是反相器鏈電路的建立和前仿真，說(shuō)的簡(jiǎn)單點(diǎn)就是反相器的原理圖仿真，和用AD畫(huà)原理圖一樣，開(kāi)始是設(shè)計(jì)庫(kù)，后面是根據(jù)庫(kù)中的器件畫(huà)原理圖

2023-09-13 標(biāo)簽：MOS管反相器CMOS集成電路 5.1k 0

CMOS模擬集成電路版圖之反相器鏈版圖設(shè)計(jì)

在命令行輸入“icfb”，運(yùn)行Cadence Spectre，彈出CIW對(duì)話框。

2023-09-13 標(biāo)簽：多晶硅反相器晶體管 8.1k 0

在Virtuoso中認(rèn)識(shí)PMOS管和NMOS管

具體的在版圖設(shè)計(jì)中PMOS管和NMOS管是什么樣子的，我們來(lái)看看吧

2023-09-12 標(biāo)簽：反相器CMOS晶體管Virtuoso 1.2萬(wàn) 0

采用calibre進(jìn)行后仿真的方法

Calibre打開(kāi)之后，全選，知道可以看出哪里有東西

2023-09-11 標(biāo)簽：反相器仿真器晶體管 4.8k 0

反相器鏈路版圖驗(yàn)證步驟

今天的內(nèi)容包括：反相器鏈路版圖驗(yàn)證步驟和模擬版圖驗(yàn)證中常見(jiàn)的問(wèn)題及修改。

2023-09-11 標(biāo)簽：反相器DRC模擬器 2.4k 0

關(guān)于IO單元環(huán)設(shè)計(jì)的學(xué)習(xí)（2）

與普通電路的版圖設(shè)計(jì)順序不同，I/O單元環(huán)設(shè)計(jì)首先進(jìn)行版圖設(shè)計(jì)，之后再進(jìn)行電路版圖設(shè)計(jì)。

2023-09-11 標(biāo)簽：反相器EDA工具DRC 2.1k 0

異步邏輯器件之反相器、緩沖器(驅(qū)動(dòng)器)和收發(fā)器

　　引言：在異步邏輯器件中，信號(hào)不與時(shí)鐘信號(hào)同步，或者說(shuō)該信號(hào)壓根就沒(méi)有對(duì)位的時(shí)鐘信號(hào)。本節(jié)簡(jiǎn)述基本的異步邏輯--->1位拓?fù)浜投辔煌負(fù)涞木彌_器、...

2023-09-04 標(biāo)簽：收發(fā)器驅(qū)動(dòng)器緩沖器 7.8k 0

work庫(kù)在VHDL中的特殊用法

VHDL 的一個(gè)強(qiáng)大功能是用庫(kù)來(lái)組織 RTL 的不同部分。通過(guò)使用庫(kù)，不同的設(shè)計(jì)人員可以做這個(gè)工程中自己負(fù)責(zé)的那部分工作，而不必?fù)?dān)心會(huì)在命名方面與其他設(shè)...

2023-08-19 標(biāo)簽：反相器vhdlRTL 1.5k 0

運(yùn)放電路圖講解 運(yùn)放的8種基本應(yīng)用電路

電壓跟隨器（也稱為緩沖器）不會(huì)放大或反相輸入信號(hào)，而是在兩個(gè)電路之間提供隔離。輸入阻抗很高，而輸出阻抗很低，避免了電路內(nèi)的任何負(fù)載效應(yīng)。當(dāng)輸出直接連接回...

2023-08-18 標(biāo)簽：放大器電路圖應(yīng)用電路 1.4萬(wàn) 0

Pierce振蕩器的原理是什么？Pierce振蕩器參數(shù)配置怎樣？

石英晶體是一種可將電能和機(jī)械能相互轉(zhuǎn)化的壓電器件，能量轉(zhuǎn)變發(fā)生在共振頻率點(diǎn)上。

2023-08-17 標(biāo)簽：微控制器示波器振蕩器 4.3k 0

常用基本邏輯門(mén)電路有哪些？復(fù)合邏輯門(mén)電路介紹

所謂邏輯是指條件與結(jié)果之間的關(guān)系。最基本的邏輯關(guān)系是與、或、非。

2023-08-17 標(biāo)簽：三極管二極管緩沖器 8k 0

自制一個(gè)上升時(shí)間快至2納秒的快速邊沿脈沖發(fā)生器

該電路使用的施密特觸發(fā)器芯片型號(hào)為：SN74HC14, 該電路的頻率為 4.4 kHz

2023-08-14 標(biāo)簽：示波器反相器DIP封裝 5.9k 0

什么是三態(tài)電路？在FPGA上如何使用三態(tài)電路作為IO呢？

一般來(lái)說(shuō)，我們認(rèn)為CMOS數(shù)字電路的輸出的穩(wěn)定狀態(tài)只有2種，就是邏輯0和邏輯1，從模擬信號(hào)量來(lái)說(shuō)，就是0V和VDD。

2023-08-01 標(biāo)簽：fpga反相器仿真器 5.9k 0

MOS管和反相器的輸出特性曲線講解

CCS，con_current source即復(fù)合電流源模型，比NLDM（none lineal delay model即非線性模型）更進(jìn)一步，這個(gè)模型...

2023-07-28 標(biāo)簽：MOS管NMOS反相器 1.0萬(wàn) 0

復(fù)位信號(hào)是什么意思？復(fù)位信號(hào)的作用？詳解Xilinx FPGA復(fù)位信號(hào)那些事

復(fù)位信號(hào)幾乎是除了時(shí)鐘信號(hào)外最常用的信號(hào)了，幾乎所有數(shù)字系統(tǒng)在上電的時(shí)候都會(huì)進(jìn)行復(fù)位，這樣才能保持設(shè)計(jì)者確定該系統(tǒng)的系統(tǒng)模式的狀態(tài)，以便于更好的進(jìn)行電子...

2023-07-27 標(biāo)簽：fpga驅(qū)動(dòng)器反相器 1.1萬(wàn) 0