51單片機GPIO結(jié)構(gòu)框圖與工作原理

不論學習什么單片機，最簡單的外設(shè)莫過于IO 口的高低電平控制，本教程將向大家介紹如何在創(chuàng)建好的工程模板上通過操作51 單片機的GPIO 口輸出高低電平。

2023-07-15 標簽：單片機上拉電阻反相器 8.3k 0

CMOS反相器電路及其設(shè)計和分析方法

MOSFET器件是數(shù)字集成電路的最小單位，因為MOSFET的開關(guān)特性和輸出曲線特性，由PMOS和NMOS組成的CMOS門電路，則為數(shù)字集成電路最基本的電路結(jié)構(gòu)。

2023-07-11 標簽：CMOSMOSFET反相器 2.6萬 0

反相輸入放大器的輸入阻抗很低這個缺點是怎么產(chǎn)生的？

電子電路中的運算放大器，有同相輸入端和反相輸入端，輸入端的極性和輸出端是同一極性的就是同相放大器，而輸入端的極性和輸出端相反極性的則稱為反相放大器。

2023-07-08 標簽：放大器運算放大器反相器 2.7k 0

鏡像加法器的電路結(jié)構(gòu)及仿真設(shè)計

鏡像加法器是一個經(jīng)過改進的加法器電路，首先，它取消了進位反相門；

2023-07-07 標簽：反相器晶體管加法器 4.5k 0

數(shù)據(jù)選擇器的原理？數(shù)據(jù)選擇器仿真設(shè)計

在整個設(shè)計過程中，版圖（ layout）設(shè)計或者稱作物理設(shè)計（ physical design）是其中重要的一環(huán)。

2023-07-06 標簽：反相器EDA工具DRC 7.1k 0

鎖存器仿真設(shè)計

鎖存器(Latch)是一種對脈沖電平敏感的存儲單元，它們可以在特定輸入脈沖電平作用下改變狀態(tài)。鎖存，就是把信號暫存以維持某種電平狀態(tài)。

2023-07-06 標簽：控制器反相器鎖存器 1.7k 0

STA分析—延遲計算

從上篇文章，我們可以很明顯的看出STA的兩大因素，一個是延遲計算，一個是約束檢查。

2023-07-05 標簽：MOS管反相器PMOS 4.2k 0

鎖存型讀出放大器（Sense Amplifier）電路探討

存儲器是用于保存信息的記憶設(shè)備，如隨機存儲器（RAM）、磁盤（disk）、閃存（Flash）等存儲器均在計算機系統(tǒng)中得到廣泛應(yīng)用。

2023-07-05 標簽：存儲器反相器差分放大器 6.9k 0

聊聊電源網(wǎng)絡(luò)背后的一些理論

電流I大，這個和cell的選?。?qū)動能力，Vt類型）以及設(shè)計（翻轉(zhuǎn)率，是否同時翻轉(zhuǎn)等）相關(guān)；

2023-07-05 標簽：電源設(shè)計反相器晶體管 1.4k 0

深度解讀旁路電容工作原理及存在意義

旁路電容（bypass capacitor）在高速數(shù)字邏輯電路中尤為常見，它的作用是在正常的通道（信號或電源，本文以電源旁路電容為例）旁邊建立另外一個對...

2023-07-01 標簽：旁路電容反相器數(shù)字邏輯電路 3.3k 0

講解串擾引入的噪聲（Noise）

PT-SI在進行噪聲分析前，首先需要確認Library中具備噪聲模型。

2023-06-28 標簽：寄存器反相器CCSN 3.6k 0

觸發(fā)器實現(xiàn)邊沿出發(fā)是如何實現(xiàn)的？

簡單的說觸發(fā)器實現(xiàn)邊沿出發(fā)是通過兩級鎖存器實現(xiàn)的，比如上升沿觸發(fā)其實是，前一級是低電平鎖存，后一級是高電平鎖存。

2023-06-28 標簽：反相器鎖存器觸發(fā)器 3k 0

到底什么是建立時間/保持時間？

在時序電路設(shè)計中，建立時間/保持時間可以說是出現(xiàn)頻率最高的幾個詞之一了，人們對其定義已經(jīng)耳熟能詳，對涉及其的計算（比如檢查時序是否正確，計算最大頻率等）...

2023-06-27 標簽：反相器時序電路鎖存器 1.8萬 0

從一個反相器開始說時序

看到文章的標題，我猜您也許會覺得反相器很簡單，但其實反相器是所有數(shù)字設(shè)計的基本核心單元。

2023-06-27 標簽：反相器晶體管電容充放電 2.7k 0

簡單電路將+5V轉(zhuǎn)換為-10V

這種簡單的電荷泵電壓反相器在空載時產(chǎn)生超過-10V的電流，在輸出電壓仍然大于輸入電壓時產(chǎn)生超過200mA的電流。多功能開關(guān)電容電荷泵易于使用，無需電感器...

2023-06-26 標簽：電源反相器開關(guān)電容 2.4k 0

被ISSCC接收的Digital to Time Converter是如何設(shè)計的？

下圖給出了反相器相位插指器的基本結(jié)構(gòu)。結(jié)構(gòu)很簡單，**兩個反相器陣列輸入分別接兩個時鐘，輸出直接短接在一起，數(shù)字信號控制反相器陣列選通的數(shù)目。**

2023-06-21 標簽：反相器分頻器電容放電 4.1k 1

芯片設(shè)計進階之路—從CMOS到建立時間和保持時間

建立時間(setup time)和保持時間(hold time)是時序分析中最重要的概念之一，深入理解建立時間和保持時間是進行時序分析的基礎(chǔ)。

2023-06-21 標簽：CMOSMOS管反相器 2.6k 0

低功耗技術(shù)（一）動態(tài)功耗與靜態(tài)功耗

翻轉(zhuǎn)功耗是由充放電電容引起的動態(tài)功耗，其推導(dǎo)過程很簡單，但是這個最終的結(jié)果卻十分重要。

2023-06-05 標簽：反相器晶體管VDD 5.2k 0

數(shù)字設(shè)計中常見的時鐘產(chǎn)生電路和時鐘類型

奇數(shù)個反相器首尾相連即構(gòu)成環(huán)形振蕩器（簡稱 **「“環(huán)振”」** ），每個反相器兩端出現(xiàn)周期性振蕩信號。

2023-06-02 標簽：鎖相環(huán)反相器晶體振蕩器 5.4k 0

D觸發(fā)器與死纏爛打的亞穩(wěn)態(tài)介紹

由傳輸門和兩個反相器組成一個循環(huán)電路（鎖存器），再由前后兩級鎖存器按主從結(jié)構(gòu)連接而成。

2023-06-02 標簽：FPGA設(shè)計反相器鎖存器 5.4k 0