完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > 可編程邏輯
邏輯器件可分為兩大類 – 固定邏輯器件和可編程邏輯器件。正如其命名一樣,固定邏輯器件中的電路是永久性的,它們完成一種或一組功能 —— 一旦制造完成,就無法改變。
文章:476個(gè) 瀏覽:45229次 帖子:75個(gè)
隨著ASIC向SoC轉(zhuǎn)移,可編程邏輯供應(yīng)商開發(fā)了可編程SoC。這絕對(duì)不是在數(shù)據(jù)通信領(lǐng)域如此流行的數(shù)據(jù)吞吐量引擎,也不是門陣列。
利用FPGA的可編程性和Java平臺(tái)良好的移植性的嵌入式系統(tǒng)平臺(tái)
傳統(tǒng)的嵌入式系統(tǒng)設(shè)計(jì)的主要目標(biāo)是找到一種優(yōu)化的體系結(jié)構(gòu)來完成單一的,特定的功能。對(duì)這樣的系統(tǒng)來說,ASIC和核心處理器是作為特別的構(gòu)件模塊加以考慮 的:...
強(qiáng)大的時(shí)鐘管理塊(CMT),結(jié)合了鎖相環(huán)(PLL)和混合模式時(shí)鐘管理器(MMCM) 模塊,可實(shí)現(xiàn)高精度和低抖動(dòng);
2023-10-30 標(biāo)簽:電路模數(shù)轉(zhuǎn)換器可編程邏輯 1.7k 1
Xilinx可編程邏輯器件設(shè)計(jì)與開發(fā)(基礎(chǔ)篇)連載12:Spartan
Spartan-6 器件最多包含6 個(gè)CMT,12 個(gè)PLL。PLL 的主要用途是作為頻率合成器,產(chǎn)生更寬范圍的頻率輸出,在與CMT 中的DCM 連接時(shí)...
半雙工RF收發(fā)器CC900主要技術(shù)特點(diǎn)
CC900是半雙工RF收發(fā)器,適合計(jì)算機(jī)遙測/遙控、安防和無線數(shù)據(jù)發(fā)射/接收等系統(tǒng)中使用。
執(zhí)行算法邏輯(加、減、乘、除及復(fù)雜的組合運(yùn)算)優(yōu)化。例如,乘法器有多種實(shí)現(xiàn)方式, 相應(yīng)地會(huì)產(chǎn)生多種時(shí)序、功耗及面積,如何根據(jù)目標(biāo)設(shè)定選出最合適的結(jié)構(gòu)將對(duì)...
真正意義上的第一顆 FPGA 芯片 XC2064 為 Xilinx 所發(fā)明,這個(gè)時(shí)間差不多比著名的摩爾定律晚 20 年左右,但是 FPGA 一經(jīng)問世,后...
2023-10-09 標(biāo)簽:fpga集成電路數(shù)字信號(hào)處理 1.6k 0
Xilinx可編程邏輯器件設(shè)計(jì)與開發(fā)(基礎(chǔ)篇)連載21:Spartan
為了更好的控制時(shí)鐘,Virtex-6器件分成若干個(gè)時(shí)鐘區(qū)域,最小器件有6個(gè)區(qū)域,最大器件有18個(gè)區(qū)域。每個(gè)時(shí)鐘區(qū)域高40個(gè)CLB。在時(shí)鐘設(shè)計(jì)中,推薦使用...
Xilinx可編程邏輯器件設(shè)計(jì)與開發(fā)(基礎(chǔ)篇)連載22:Spartan
除了豐富的時(shí)鐘網(wǎng)絡(luò)以外,Xilinx還提供了強(qiáng)大的時(shí)鐘管理功能,提供更多更靈活的時(shí)鐘。Xilinx在時(shí)鐘管理上不斷改進(jìn),從Virtex-4的純數(shù)字管理單...
關(guān)于ABB公司70PR02可編程邏輯控制處理模塊處理程序詳解
在葛洲壩換流站的站控系統(tǒng)中,采用了ABB公司的70PR02可編程邏輯控制處理模塊。該模塊用于解決通用的控制任務(wù),也可單獨(dú)使用或者和其它的控制器、處理器...
2018-07-22 標(biāo)簽:可編程邏輯 1.5k 0
面向Smarter視覺技術(shù)Zynq All Programmable SoC解決方案
您是否看過奧迪自動(dòng)停車技術(shù)演示,轎車無需駕駛員干預(yù),便可自動(dòng)找到停車位并停泊。您是否使用Kinect控制器玩過Xbox 360游戲,或者剛剛咬下您從本地...
采用復(fù)雜可編程邏輯器件設(shè)計(jì)無線數(shù)據(jù)接收平臺(tái)
實(shí)驗(yàn)室設(shè)計(jì)開發(fā)了一款無線數(shù)據(jù)接收平臺(tái),上下行速率可以達(dá)到1Mbps。射頻部分采用了Maxim 的射頻套片,基帶部分采用了OMAP 平臺(tái),基帶射頻接口采用...
可編程邏輯電路設(shè)計(jì)—如何提高集成電路的可靠性
NBTI是指在較高溫度和負(fù)偏壓下,pMOS界面處的Si-H鍵斷裂產(chǎn)生界面陷阱,柵氧化層陷阱也會(huì)俘獲空穴,這些都會(huì)引起pMOS閾值電壓漂移,導(dǎo)致電路因時(shí)序...
Allegro MicroSystems, LLC宣布推出全新雙芯片高度可編程線性霍爾傳感器IC A1346,這是一款適用于注重安全應(yīng)用的理想解決方案。
2020-03-11 標(biāo)簽:PCB設(shè)計(jì)allegro可編程邏輯 1.5k 0
在半導(dǎo)體領(lǐng)域,微控制器(MCU)是一個(gè)很卷的賽道。為了能夠從眾多競爭者中脫穎而出,MCU產(chǎn)品一直在不斷添加新“技能”,以適應(yīng)市場環(huán)境的新要求。因此,時(shí)至...
Xilinx可編程邏輯器件設(shè)計(jì)與開發(fā)(基礎(chǔ)篇)連載38:Spartan
PlanAhead允許導(dǎo)入多種不同類型的源文件,包括HDL和NGC核。在RTL編輯器中可以打開、編輯、開發(fā)RTL源文件。下面我們介紹【Sources】源...
Xilinx可編程邏輯器件設(shè)計(jì)與開發(fā)(基礎(chǔ)篇)連載6:Spartan
Spartan-6的每個(gè)SLICE 有8個(gè)存儲(chǔ)元件,可以實(shí)現(xiàn)存儲(chǔ)功能。
自從商業(yè)上可行的 FPGA 出現(xiàn)以來,嵌入式設(shè)計(jì)人員就已經(jīng)實(shí)現(xiàn)了異構(gòu)架構(gòu)。最初,F(xiàn)PGA 主要用作處理系統(tǒng)、外設(shè)和 I/O 之間接口的粘合邏輯。但隨著 ...
任何一個(gè)硬件工程師對(duì)FPGA都不會(huì)陌生,就好比C語言對(duì)于軟件工程師來說是必修課程一樣,只要是電子相關(guān)專業(yè)的學(xué)生,都要學(xué)習(xí)可編程邏輯這門課程。
Xilinx可編程邏輯器件設(shè)計(jì)與開發(fā)(基礎(chǔ)篇)連載23:Spartan
Virtex-6中嵌入BRAM,大大拓展了FPGA的應(yīng)用范圍和應(yīng)用的靈活性。BRAM可被配置為單端口RAM、雙端口RAM、內(nèi)容地址存儲(chǔ)器(CAM)以及F...
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |