完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>
標簽 > 數(shù)字電路
用數(shù)字信號完成對數(shù)字量進行算術(shù)運算和邏輯運算的電路稱為數(shù)字電路,或數(shù)字系統(tǒng)。由于它具有邏輯運算和邏輯處理功能,所以又稱數(shù)字邏輯電路?,F(xiàn)代的數(shù)字電路由半導體工藝制成的若干數(shù)字集成器件構(gòu)造而成。
文章:1138個 瀏覽:82839次 帖子:293個
改變數(shù)字硬件設(shè)計,實現(xiàn)真正工程化
與VHDL和Verilog一樣,SpinalHDL可用于通過定義寄存器和門來描述硬件,SpinalHDL不使用眾所周知的事件驅(qū)動范式來描述硬件(如VHD...
數(shù)字電路是處理數(shù)字信號并能完成數(shù)字運算的電路。在電子計算機、電機、通信設(shè)備、自動控制、雷達、家用電器、日常電子小產(chǎn)品、汽車電子等許多領(lǐng)域得到了廣泛的應用。
2017-05-25 標簽:數(shù)字電路 2.7萬 0
詳細教學高速數(shù)字電路經(jīng)典設(shè)計與仿真
高速數(shù)字系統(tǒng)設(shè)計成功的關(guān)鍵在于保持信號的完整,而影響信號完整性(即信號質(zhì)量)的因素主要有傳輸線的長度、電阻匹配及電磁干擾、串擾等。
2017-04-26 標簽:數(shù)字電路 2.8k 0
通過本文可以了解時鐘信號的數(shù)字定時以及諸如抖動、漂移、上升時間、下降時間、穩(wěn)定時間、遲滯和眼圖等常用術(shù)語。 本教程是儀器基礎(chǔ)教程系列的一部分。
2017-04-26 標簽:數(shù)字電路 3.1k 0
大唐電信FPGA/CPLD數(shù)字電路設(shè)計經(jīng)驗分享(5)
當產(chǎn)生門控時鐘的組合邏輯超過一級(即超過單個的“與”門或“或”門)時,證設(shè)計項目的可靠性變得很困難。
大唐電信FPGA/CPLD數(shù)字電路設(shè)計經(jīng)驗分享(4)
當你需要將FPGA/CPLD內(nèi)部的信號通過管腳輸出給外部相關(guān)器件的時候,如果不影響功能最好是將這些信號通過用時鐘鎖存后輸出。因為通常情況下一個板子是工作...
大唐電信FPGA/CPLD數(shù)字電路設(shè)計經(jīng)驗分享(3)
注意:當使用多級非門的時候綜合器往往會將其優(yōu)化掉,因為綜合器會認為一個信號非兩次還是它自己。 需要說明的是在FPGA/CPLD內(nèi)部結(jié)構(gòu)是一種標準的宏單元...
大唐電信FPGA/CPLD數(shù)字電路設(shè)計經(jīng)驗分享(2)
異步設(shè)計不是總能滿足(它們所饋送的觸發(fā)器的)建立和保持時間的要求。因此,異步輸入常常會把錯誤的數(shù)據(jù)鎖存到觸發(fā)器,或者使觸發(fā)器進入亞穩(wěn)定的狀態(tài),在該狀態(tài)下...
大唐電信FPGA/CPLD數(shù)字電路設(shè)計經(jīng)驗分享(1)
在數(shù)字電路的設(shè)計中,時序設(shè)計是一個系統(tǒng)性能的主要標志,在高層次設(shè)計方法中,對時序控制的抽象度也相應提高,因此在設(shè)計中較難把握,但在理解RTL電路時序模型...
建立時間(setuptime)是指在觸發(fā)器的時鐘信號上升沿到來以前,數(shù)據(jù)穩(wěn)定不變的時間,如果建立時間不夠,數(shù)據(jù)將不能在這個時鐘上升沿被打入觸發(fā)器...
如何學好FPGA呢,很多人很困惑,多數(shù)停留在基礎(chǔ)位置徘徊,我就這方面問題給大家談幾點自己的看法。
數(shù)字電路是實現(xiàn)一定邏輯功能的電路,稱為邏輯電路,又稱為開關(guān)電路。這種電路中的晶體管一般都工作在開關(guān)狀態(tài)。數(shù)字電路可以由分立元件構(gòu)成(如反相器、自激多諧振...
要看懂數(shù)字電路圖,首先應掌握一些數(shù)字電路的基本知識;其次是了解二進制邏輯單元的各種邏輯符號及輸出、輸入關(guān)系;然后還應掌握一些邏輯代數(shù)的知識。具備了這些基...
2016-11-16 標簽:數(shù)字電路 1.7萬 0
在高速PCB的設(shè)計過程中,布線是技巧最細、限定最高的,工程師在這個過程中往往會面臨各種問題。本文將首先對PCB做一個基礎(chǔ)的介紹,同時對布線的原則做一個簡...
相近又有所區(qū)別,解析射頻和數(shù)字電路設(shè)計的差異
就高速數(shù)字電路而言,雖然電壓還是重點關(guān)注對象,但是其設(shè)計方法和射頻電路的設(shè)計方法相近,也需要考慮阻抗阻抗匹配,因為反射電壓的存在會導致額外的誤碼率。
數(shù)字電路PCB設(shè)計中的EMI控制技術(shù)
EMI 的產(chǎn)生是由于電磁干擾源通過耦合路徑將能量傳遞給敏感系統(tǒng)造成的。它包括經(jīng)由導線或公共地線的傳導、通過空間輻射或通過近場耦合三種基本形式。
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機 | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機 | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進電機 | SPWM | 充電樁 | IPM | 機器視覺 | 無人機 | 三菱電機 | ST |
| 伺服電機 | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |