智多晶PLL使用注意事項

在FPGA設計中，PLL（鎖相環(huán)）模塊作為核心時鐘管理單元，通過靈活的倍頻、分頻和相位調整功能，為系統(tǒng)提供多路高精度時鐘信號。它不僅解決了時序同步問題，...

2025-06-13 標簽：FPGA鎖相環(huán)pll 1.1k 0

核芯互聯CLF04828超低噪聲時鐘抖動消除器介紹

隨著現代電子系統(tǒng)對高精度、高可靠性時鐘信號需求的不斷提升，時鐘抖動成為影響系統(tǒng)性能的關鍵因素。核芯互聯科技有限公司重磅推出CLF04828超低噪聲去抖時...

2025-03-04 標簽：噪聲pll消除器 1.1k 0

深度總結CAN協(xié)議技術

CAN 是控制器局域網絡 (Controller Area Network) 的簡稱，它是由研發(fā)和生產汽車電子產品著稱的德國 BOSCH 公司開發(fā)的，并...

2024-04-24 標簽：控制器控制系統(tǒng)CAN 1.1k 0

用混合信號示波器識別建立和保持時間違規(guī)

信號之間的時間關系對數字設計的可靠運行至關重要。對于同步設計，時鐘信號相對于數據信號的時間尤為重要。在上篇中，我們?yōu)槟敿毥榻B了混合信號示波器（MSO）...

2024-07-23 標簽：觸發(fā)器時鐘信號混合信號示波器 1.1k 0

Cocotb驗證平臺時鐘的產生代碼

Clock函數采用不同的時間單位時需要確保與代碼的timescale匹配，也就是說Clock函數的時間單位應大于等于timescale的時間單位。

2024-01-08 標簽：芯片時鐘函數 1.1k 0

基于FPGA的 I2C 接口的芯片通信設計

I2C 協(xié)議提供了 3 種速度模式：正常速度模式 100kbit/s、快速模式 400kbit/s、高速模式3.5Mbit/s。SCL 輸出的時鐘信號頻...

2023-07-25 標簽：fpga寄存器時鐘信號 1.1k 0

行車記錄儀時鐘輻射問題整改案例

本次整改的樣機是一個行車記錄儀，根據客戶的反饋，存在時鐘單支輻射超標問題。

2025-01-21 標簽：開關電源攝像頭時鐘 1.1k 0

用生成式AI設計芯片：解讀時序圖

在其眾多應用中，一個特別有趣的領域是生成式AI 解釋數字設計波形并在調試過程中充當硬件工程師輔助的能力。

2023-11-07 標簽：DDR人工智能調試器 1.1k 0

測試文件編寫流程說明

testbench是寫輸入激勵的，是一種驗證手段。

2023-08-19 標簽：測試時鐘RTL 1.1k 0

復位電路的基礎知識

復位信號在數字電路里面的重要性僅次于時鐘信號。 對電路的復位往往是指對觸發(fā)器的復位，也就是說電路的復位中的這個“電路”，往往是指觸發(fā)器，這是需要注意的。

2023-04-21 標簽：數字電路復位電路同步復位 1.1k 0

一些lay板布局的小技巧

布局中應參考原理框圖，根據單板的主信號流向規(guī)律安排主要元器件。布局應盡量滿足以下要求：總的連線盡可能短，關鍵信號線最短；去耦電容的布局要盡量靠近IC的電...

2023-11-06 標簽：pcb元器件emc 1.1k 0

TPS6594-Q1 汽車類 2.8V 至 5.5V PMIC，具有 5 個降壓穩(wěn)壓器和 4 個低壓差穩(wěn)壓器數據手冊

TPS6594-Q1 器件提供四個靈活的多相可配置 BUCK 穩(wěn)壓器，每相輸出電流為 3.5 A，以及一個額外的 BUCK 穩(wěn)壓器，輸出電流為 2 A。...

2025-04-24 標簽：ldoemc輸出電流 1k 0

清晰明了的晶振電路PCB設計

我們常把晶振比喻為數字電路的心臟，這是因為，數字電路的所有工作都離不開時鐘信號

2023-06-08 標簽：振蕩器PCB設計數字電路 1k 0

clock skew會影響時序收斂嗎？

對于發(fā)送時鐘和接收時鐘是同一時鐘的單周期路徑，時鐘抖動對建立時間有負面影響，但對保持時間沒有影響。

2023-06-12 標簽：正弦波SVG時鐘信號 1k 0