完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > 時(shí)鐘
時(shí)鐘是生活中常用的一種計(jì)時(shí)器,人們通過(guò)它來(lái)記錄時(shí)間。至今為止,在中國(guó)歷史上有留下記載的四代計(jì)時(shí)器分別為:日晷、沙漏、機(jī)械鐘、石英鐘。
文章:1148個(gè) 瀏覽:134186次 帖子:2017個(gè)
開(kāi)發(fā)板KC705設(shè)計(jì)中涉及到兩個(gè)時(shí)鐘域問(wèn)題
Q1 背景: 軟件 vivado2018.2 開(kāi)發(fā)板 KC705 設(shè)計(jì)中涉及到兩個(gè)時(shí)鐘域(外部提供的238MHz時(shí)鐘和200MHz板上時(shí)鐘) 問(wèn)題: 布...
2021-08-26 標(biāo)簽:時(shí)鐘開(kāi)發(fā)板 8.5k 0
德州儀器DSP開(kāi)發(fā)常見(jiàn)問(wèn)題寶典
TI DSP的發(fā)展同集成電路的發(fā)展一樣,新的DSP都是3.3V的,但目前還有許多外圍電路是5V的,因此在DSP系統(tǒng)中,經(jīng)常有5V和3.3V的DSP混接問(wèn)...
請(qǐng)簡(jiǎn)述同步復(fù)位與異步復(fù)位的區(qū)別,說(shuō)明兩種復(fù)位方式的優(yōu)缺點(diǎn),并解釋“異步復(fù)位,同步釋放”。
UltraScale是基于20nm工藝制程的FPGA,而UltraScale+則是基于16nm工藝制程的FPGA。
2023-03-09 標(biāo)簽:fpga緩沖器時(shí)鐘緩沖器 8.4k 0
低功耗實(shí)時(shí)時(shí)鐘集成電路ISL1208的功能特點(diǎn)及應(yīng)用分析
ISL1208是Intersil公司的一款低功耗實(shí)時(shí)時(shí)鐘集成電路,為用戶提供了 2個(gè)字節(jié)的靜態(tài)存儲(chǔ)器。它要求外置一個(gè)32.768 kHz的晶體振蕩器以提...
DDS,Director Digital Synthesis,直接頻率合成技術(shù),是指通過(guò)固定頻率的參考時(shí)鐘(采樣時(shí)鐘)生成指定頻率的正余弦信號(hào)。采用FP...
一文詳細(xì)了解時(shí)鐘基礎(chǔ)知識(shí)
理想的時(shí)鐘模型是一個(gè)占空比為50%且周期固定的方波。Tclk為一個(gè)時(shí)鐘周期,T1為高脈沖寬度,T2為低脈沖寬度,Tclk=T1+T2。占空比定義為高脈沖...
一般情況下,F(xiàn)PGA器件內(nèi)部的邏輯會(huì)在每個(gè)時(shí)鐘周期的上升沿執(zhí)行一次數(shù)據(jù)的輸入和輸出處理,而在兩個(gè)時(shí)鐘上升沿的空閑時(shí)間里,則可以用于執(zhí)行各種各樣復(fù)雜的處理...
流水燈電路用撥碼開(kāi)關(guān)來(lái)控制某個(gè)LED亮滅,但是又不想讓開(kāi)關(guān)與LED一一對(duì)應(yīng),因?yàn)閷?duì)應(yīng)的太死,就沒(méi)辦法實(shí)現(xiàn)流水的效果??梢韵扔靡粋€(gè)“并入串出”芯片,獲...
倒計(jì)時(shí)時(shí)鐘的設(shè)計(jì)的設(shè)計(jì)要求和Protues仿真電路圖資料概述
1)設(shè)計(jì)任務(wù):完成倒計(jì)時(shí)時(shí)鐘的設(shè)計(jì)。 2)指標(biāo)要求 (1)能夠分鐘級(jí)的倒計(jì)時(shí),分鐘和秒顯示。 (2)倒計(jì)時(shí)的起始值可以設(shè)置。 (3)具有暫停和清...
單片機(jī)IO口控制速度是指,在程序中對(duì)單片機(jī)的某個(gè)IO口操作,IO口需要多少時(shí)間才能真正的執(zhí)行,這個(gè)數(shù)值很重要,因?yàn)樵谀承﹫?chǎng)合,比如刷屏,如果IO口速度夠...
基于SERDES時(shí)鐘的頻率跟隨的設(shè)計(jì)
在很多無(wú)線或者有線的系統(tǒng)應(yīng)用中,都需要器件的接收端能夠和鏈路的發(fā)送端的頻率做跟隨。通常的實(shí)現(xiàn)方案都是通過(guò)將SERDES的恢復(fù)時(shí)鐘引到芯片外部,然后通過(guò)一...
實(shí)現(xiàn)任意整數(shù)分頻的原理與方法講解
分頻器是一種基本電路,通常用來(lái)對(duì)某個(gè)給定頻率進(jìn)行分頻,得到所需的頻率。整數(shù)分頻器的實(shí)現(xiàn)非常簡(jiǎn)單,可采用標(biāo)準(zhǔn)的計(jì)數(shù)器,也可以采用可編邏輯器件設(shè)計(jì)實(shí)現(xiàn)。但在...
2019-11-20 標(biāo)簽:分頻器計(jì)數(shù)器時(shí)鐘 7.9k 0
從DDR3到LPDDR4(X),看產(chǎn)品細(xì)分差異優(yōu)化發(fā)展
DDR從誕生開(kāi)始,就由于其在時(shí)鐘上升沿和下降沿均可進(jìn)行數(shù)據(jù)傳輸,相較之前SDR單邊傳輸,以double date rate的速率優(yōu)勢(shì),極大提高了帶寬,逐...
我在知乎看到了多bit信號(hào)跨時(shí)鐘的問(wèn)題,于是整理了一下自己對(duì)于跨時(shí)鐘域信號(hào)的處理方法。
2022-10-09 標(biāo)簽:數(shù)據(jù)時(shí)鐘XPM 7.8k 0
關(guān)于摩爾定律在今天的有效性,有很多健康的爭(zhēng)論。但不可否認(rèn)的是,長(zhǎng)期以來(lái)指導(dǎo)半導(dǎo)體行業(yè)的芯片性能每?jī)赡攴环目深A(yù)測(cè)性正在放緩。最終,在物理上根本不可能開(kāi)...
一文知道Xilinx Serdes時(shí)鐘糾正clock correction的步驟
時(shí)鐘糾正比較簡(jiǎn)單,下面一個(gè)圖就能說(shuō)清楚。 首先為什么要使用時(shí)鐘糾正,是因?yàn)镃DR恢復(fù)的用戶時(shí)鐘user_clk和硬核時(shí)鐘XCLK雖然頻率一樣,但是會(huì)有略...
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語(yǔ)言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無(wú)刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺(jué) | 無(wú)人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹(shù)莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |