高速PCB信號走線的九大規(guī)則

由于 PCB 板的密度越來越高，許多 PCB LAYOUT 工程師在走線的過程中，較容易出現(xiàn)一種失誤，即時鐘信號等高速信號網(wǎng)絡(luò)，在多層的 PCB 走線的...

2024-01-08 標(biāo)簽：emi高速信號PCB 2.3k 0

pcb關(guān)鍵信號怎么樣去布線

高速信號布線電路往往集成度較高，布線密度大，采用多層板既是布線所必須的，也是降低干擾的有效手段。合理選擇層數(shù)能大幅度降低印板尺寸，能充分利用中間層來設(shè)置...

2024-01-03 標(biāo)簽：模擬信號寄生電感高速信號 896 0

如何使用SigXplorer進(jìn)行高速信號反射仿真

在高速信號傳輸中，信號傳輸線上的反射是一個重要的問題。當(dāng)信號從信號源發(fā)送到終端設(shè)備時，信號在傳輸線上會遇到線路特性不連續(xù)的變化，如端口、接口或連接器的變...

2023-12-23 標(biāo)簽：仿真傳輸線高速信號 4.5k 0

PCB設(shè)計高速信號如何選擇走線層

對于長距離傳輸?shù)母咚傩盘?，尤其是背板之類的，需要特別注意損耗帶來的影響，避免高頻分量過多損失掉，因此在布線前期就需要規(guī)劃選擇一個合適的走線層。

2023-12-13 標(biāo)簽：pcb阻抗傳輸線 2.1k 0

高速電路板設(shè)計的十條規(guī)則

在Fusion 360中，我們關(guān)注于使電子工程師能夠輕松設(shè)計具有高速信號元器件的電路板。Fusion 360信號完整性擴(kuò)展程序有助于提高產(chǎn)品合規(guī)性和性能...

2023-12-11 標(biāo)簽：元器件電路板信號完整性 2.8k 0

高速信號為啥要走表層？

高速信號為啥要走表層？

2023-12-05 標(biāo)簽：存儲SSD高速信號 1.1k 0

PCB Layout的GND平面被打斷怎么辦？

Review了大量的同事，以及客戶的PCB設(shè)計，發(fā)現(xiàn)一個很常見的問題： 很多時候，硬件工程師不注意就會打一排過孔，造成了把GND平面打斷的現(xiàn)象。

2023-11-17 標(biāo)簽：電源pcbLayout 1.3k 0

有哪些高速信號完整性測試的手段

在硬件行業(yè)中，對于信號的測試往往能直接反映出一個電子元器件的性能好壞，而對于不同速率的信號，所需要的測試標(biāo)準(zhǔn)也是不一樣的。 對于低速信號，它的測試標(biāo)準(zhǔn)就...

2023-11-06 標(biāo)簽：電子元器件示波器帶寬 2.2k 0

高速信號pcb設(shè)計中的布局

對于高速信號，pcb的設(shè)計要求會更多，因?yàn)楦咚傩盘柡苋菀资盏狡渌庠谝蛩氐母蓴_，導(dǎo)致實(shí)際設(shè)計出來的東西和原本預(yù)期的效果相差很多。 所以在高速信號pcb設(shè)...

2023-11-06 標(biāo)簽：電流PCB設(shè)計引腳 1.4k 0

ESD器件對高速信號有什么影響嗎

許多開發(fā)人員都遇到過這樣的情況：在實(shí)驗(yàn)室開發(fā)好的產(chǎn)品，測試完全通過，但到了客戶手里用了一段時間之后，出現(xiàn)異常情況甚至是產(chǎn)品失效需要返修，并且故障率往往也...

2023-10-24 標(biāo)簽：ESD高速信號PCB 1k 0

有想過嗎，高速信號隔直電容為什么是幾百NF量級的？

我們知道，常用的一些高速串行信號在設(shè)計上都需要加上交流耦合電容，0.1uf、0.22uf是常用的容值。那大家有想過為什么是這個量級呢，容值大了或者小了對...

2023-10-13 標(biāo)簽：電容信號高速信號 1.4k 0

高速信號阻抗匹配的重要性

阻抗匹配（Impedance Matching）主要用于傳輸線上，以此來達(dá)到所有高速、高頻信號均能傳遞至負(fù)載點(diǎn)的目的，而且?guī)缀醪粫行盘柗瓷浠貋碓袋c(diǎn)，從...

2023-09-28 標(biāo)簽：驅(qū)動器阻抗匹配TTL電路 6.8k 0

高速電路和高頻電路的區(qū)別及聯(lián)系

高速電路通常是指信號的上升沿足夠快，以致于不能忽略信號在PCB板上的傳輸時間延遲。一般來說，當(dāng)PCB板上的傳輸延遲大于信號上升沿的二分之一時，該電路就可...

2023-09-25 標(biāo)簽：高速電路傳輸線高頻電路 4k 0

DDR3的原理和應(yīng)用設(shè)計

一看到DDR,聯(lián)想到的就是高速，一涉及到高速板有些人就比較茫然。高速板主要考慮兩個問題點(diǎn),當(dāng)然其它3W，2H是基本點(diǎn)。

2023-09-15 標(biāo)簽：DDR3cpuDDR 3.2k 0

RK3588芯片的PCB布線設(shè)計要求

1、在連接器內(nèi)走線要中心出線。如果高速信號在連接器有一端信號沒有與GND相鄰PIN時，設(shè)計時應(yīng)在其旁邊加GND孔。 2、如果表5-1接口的信號工作速率≥...

2023-09-08 標(biāo)簽：電容耦合高速信號 2.2k 0

14條高速信號布局設(shè)計規(guī)則

今天給大家分享的是：高速信號、14條高速信號布局設(shè)計規(guī)則。

2023-09-07 標(biāo)簽：電路板PCB設(shè)計高速信號 1.7k 0

PCB布線—教你如何成為走線高手

利用PCB設(shè)計工具的統(tǒng)計功能，報告網(wǎng)絡(luò)數(shù)量，網(wǎng)絡(luò)密度，平均管腳密度等基本參數(shù)，以便確定所需要的信號布線層數(shù)，其中PIN密度的定義為：板面積（平方英寸）/...

2023-09-05 標(biāo)簽：PCB設(shè)計電磁干擾PCB布線 1.3k 0

如何消除DSP帶來的功耗與成本影響？

今年的OFC 2023, linear drive的概念大放異彩、非?；鸨o論是Arista的大會報告，還是各大電芯片廠商后續(xù)的反饋及相關(guān)產(chǎn)品的推出，...

2023-09-05 標(biāo)簽：dspadc高速信號 3.4k 0