完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > asic
ASIC是Application Specific Integrated Circuit的英文縮寫,在集成電路界被認(rèn)為是一種為專門目的而設(shè)計(jì)的集成電路。ASIC也是Australian Securities and Investment Commission的英文縮寫,即澳大利亞證券和投資委員會(huì),它是澳大利亞金融服務(wù)和市場(chǎng)的法定監(jiān)管機(jī)構(gòu)。
文章:1010個(gè) 瀏覽:123685次 帖子:393個(gè)
什么是FPGA,ASIC,如何設(shè)計(jì)一個(gè)適用于它們的供電系統(tǒng)
目前,在集成電路界ASIC被認(rèn)為是一種為專門目的而設(shè)計(jì)的集成電路。是指應(yīng)特定用戶要求和特定電子系統(tǒng)的需要而設(shè)計(jì)、制造的集成電路。ASIC的特點(diǎn)是面向特定...
正點(diǎn)原子開拓者FPGA視頻:開拓者FPGA開發(fā)板綜合測(cè)試
FPGA開發(fā)板在基于MCU、定制ASIC和體積龐大的電線束來(lái)實(shí)現(xiàn)引擎及控制電子的系統(tǒng)方案已發(fā)展至接近其技術(shù)和應(yīng)用極限,汽車工業(yè)正面臨新的設(shè)計(jì)挑戰(zhàn)。
利用Hi-Z緩沖器緩沖簡(jiǎn)化高性能模擬前端信號(hào)鏈設(shè)計(jì)
由于部署滿足系統(tǒng)要求的基于復(fù)合環(huán)路的電路非常復(fù)雜,工程師通常需要設(shè)計(jì)定制的應(yīng)用特定集成電路 (ASIC) 或使用多個(gè)分立式元件,如圖 1 所示。這兩種方...
基于DSP+FPGA的紅外移動(dòng)目標(biāo)識(shí)別跟蹤系統(tǒng)設(shè)計(jì)
與通用集成電路相比,ASIC芯片具有體積小、重量輕、功耗低、可靠性高等幾個(gè)方面的優(yōu)勢(shì),而且在大批量應(yīng)用時(shí),可降低成本。##在本系統(tǒng)中,F(xiàn)PGA控制了絕大...
把一個(gè)算法用RTL實(shí)現(xiàn),有哪些比較科學(xué)的步驟?
通常來(lái)講,我們做算法實(shí)現(xiàn),需要有對(duì)標(biāo)的算法模型,作為驗(yàn)證硬件邏輯設(shè)計(jì)是否正確的參考依據(jù)。
應(yīng)用于LCoS微型顯示器的彩色時(shí)序控制器的電路設(shè)計(jì)
基于頭盔顯示器對(duì)便攜性的要求,要實(shí)現(xiàn)微型化和低功耗,將彩色時(shí)序控制器設(shè)計(jì)為單片的ASIC是較好的解決方案。本文正是針對(duì)應(yīng)用LCoS(Liquid Cry...
將基于圖形的物理綜合添加到FPGA的設(shè)計(jì)中
傳統(tǒng)的綜合技術(shù)越來(lái)越不能滿足當(dāng)今采用 90 納米及以下工藝節(jié)點(diǎn)實(shí)現(xiàn)的非常大且復(fù)雜的 FPGA 設(shè)計(jì)的需求了。問題是傳統(tǒng)的 FPGA 綜合引擎是基于源自 ...
數(shù)字電源管理可在改善系統(tǒng)性能的同時(shí)又可降低能源成本
本文探討了在網(wǎng)絡(luò)交換機(jī)和路由器、基站和服務(wù)器、以及工業(yè)和醫(yī)療設(shè)備中,怎樣通過(guò)使用 LTC2974 四通道數(shù)字電源管理 IC 來(lái)改善性能、可靠性和能效。
它不僅能解決整體系統(tǒng)吞吐量擴(kuò)展限制的問題和時(shí)延問題,而且直接應(yīng)對(duì)先進(jìn)節(jié)點(diǎn)芯片性能方面的最大瓶頸問題——互連。事實(shí)上,UltraScale架構(gòu)能夠從布線、...
專用集成電路簡(jiǎn)稱叫什么 集成電路按功能可分為哪兩種
專用集成電路的簡(jiǎn)稱是ASIC,即Application Specific Integrated Circuit。 集成電路(Integrated Cir...
硬件仿真對(duì)網(wǎng)絡(luò)設(shè)計(jì)有何影響?
設(shè)計(jì)用于網(wǎng)絡(luò)應(yīng)用程序的ASIC面臨著獨(dú)特的挑戰(zhàn)。一是這些設(shè)備的帶寬和延遲性能測(cè)試需要比其他類型的IC所需的仿真周期大得多的仿真周期。當(dāng)然,擴(kuò)展的模擬會(huì)減...
淺談IC集成電路設(shè)計(jì)的物理設(shè)計(jì)
ASIC物理設(shè)計(jì)中的單元,集成電路設(shè)計(jì)中特殊的單元要求是盡量減少可能的CMOS問題。更多的不是比基本功能所必需的晶體管。 *保護(hù)部件不受破壞 ...
SoC設(shè)計(jì)的IO PAD怎么移植到FPGA原型驗(yàn)證
FPGA原型驗(yàn)證系統(tǒng)要盡可能多的復(fù)用SoC相關(guān)的模塊,這樣才是復(fù)刻SoC原型的意義所在。
2023-04-19 標(biāo)簽:fpgaasicSoC設(shè)計(jì) 1.8k 0
時(shí)序邏輯的時(shí)鐘到Q傳播和建立/保持時(shí)間
數(shù)字門級(jí)電路可分為兩大類:組合邏輯和時(shí)序邏輯。鎖存器是組合邏輯和時(shí)序邏輯的一個(gè)交叉點(diǎn),在后面會(huì)作為單獨(dú)的主題處理。
專用集成電路技術(shù)是什么技術(shù) 通用和專用集成電路區(qū)別
專用集成電路技術(shù)(Application-Specific Integrated Circuit, ASIC)是一種電路設(shè)計(jì)和制造技術(shù),用于滿足特定應(yīng)用...
2024-04-21 標(biāo)簽:asic電子系統(tǒng)硬件 1.8k 0
用于下一代汽車專用集成電路(ASIC)的嵌入式現(xiàn)場(chǎng)可編程邏輯門陣列(eFPGA)
用于下一代汽車專用集成電路(ASIC)的嵌入式現(xiàn)場(chǎng)可編程邏輯門陣列(eFPGA)
幾年前設(shè)計(jì)專用集成電路(ASIC) 還是少數(shù)集成電路設(shè)計(jì)工程師的事, 隨著硅的集成度不斷提高,百萬(wàn)門的ASIC 已不難實(shí)現(xiàn), 系統(tǒng)制造公司的設(shè)計(jì)人員正越...
如何理解嵌入式系統(tǒng)中的FPGA設(shè)計(jì)
與ASIC一樣,供應(yīng)商在FPGA設(shè)計(jì)中也需要應(yīng)對(duì)面積和速度的挑戰(zhàn)。隨著門數(shù)不斷增加,F(xiàn)PGA需要更大的面積和尺寸來(lái)適應(yīng)更多的應(yīng)用,設(shè)計(jì)工具需要采用更好的...
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語(yǔ)言教程專題
電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無(wú)刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無(wú)人機(jī) | 三菱電機(jī) | ST |
伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |