完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > dut
文章:181個(gè) 瀏覽:13303次 帖子:87個(gè)
Objection是UVM框架中用來(lái)同步不同組件的相同phase,以及決定當(dāng)前測(cè)試用例什么時(shí)候結(jié)束(end-of-test)的機(jī)制,這也是用戶(hù)在拿到UV...
2023-06-09 標(biāo)簽:比較器計(jì)數(shù)器UVM 3k 0
基于UVM驗(yàn)證環(huán)境開(kāi)發(fā)測(cè)試流程
驗(yàn)證環(huán)境用戶(hù)需要?jiǎng)?chuàng)建許多測(cè)試用例來(lái)驗(yàn)證一個(gè)DUT的功能是否正確,驗(yàn)證環(huán)境開(kāi)發(fā)者應(yīng)該通過(guò)以下方式提高測(cè)試用例的開(kāi)發(fā)效率
Verilog中跨模塊調(diào)用的兩種不同方式的優(yōu)缺點(diǎn)討論
在寫(xiě)Verilog TestBench,為了更方便更抽象地對(duì)底層模塊內(nèi)部的信號(hào)進(jìn)行控制,經(jīng)常會(huì)使用到跨模塊調(diào)用的方式,這個(gè)就叫做Cross Module...
定義一個(gè)配置對(duì)象:首先,需要定義一個(gè)包含DUT配置的UVM配置對(duì)象。這個(gè)對(duì)象通常會(huì)包含被測(cè)設(shè)備的所有可配置參數(shù)。
UART整體的仿真方法和testbench結(jié)構(gòu)講解
仿真部分結(jié)構(gòu)和設(shè)計(jì)類(lèi)似,同樣有波特率、接收數(shù)據(jù)和發(fā)送數(shù)據(jù)模型。仿真的實(shí)現(xiàn)比較靈活,不用考慮可綜合性。
2023-06-05 標(biāo)簽:寄存器接收機(jī)FIFO存儲(chǔ) 2.2k 0
如何在生成的代碼中使用UVM Register Layer?
寄存器模型一般可以使用工具生成或者從頭開(kāi)始編寫(xiě)
用DtsTerminal驗(yàn)證earbud/headset程序是否正常進(jìn)入DUT模式
在QCC517x的earbud工程中,已經(jīng)能夠支持用SPP進(jìn)行DUT測(cè)試了(當(dāng)然headset工程其實(shí)也已經(jīng)支持了,前提是需要打開(kāi)一些設(shè)置,這個(gè)不是本文...
SystemVerilog實(shí)用知識(shí)點(diǎn):覆蓋率之Function Coverage
SystemVerilog是一名芯片驗(yàn)證工程師,必須掌握的一門(mén)語(yǔ)言,其中Function Coverage是必須要懂的知識(shí)點(diǎn)之一;
電氣測(cè)試內(nèi)容對(duì)于硬件設(shè)計(jì)是很重要的,我們開(kāi)發(fā)人員要了解每個(gè)電路會(huì)遭受到什么樣子的電氣應(yīng)力,這樣才能針對(duì)性的做好防護(hù)設(shè)計(jì)
2023-06-01 標(biāo)簽:SBC調(diào)節(jié)器bms 5.2k 0
LTSSM 有 12 個(gè)高級(jí)狀態(tài),如下所示。在這篇博客中,我們將檢查鏈接訓(xùn)練中涉及的狀態(tài),并了解鏈接伙伴如何移動(dòng)到實(shí)際傳輸開(kāi)始的狀態(tài) U0。
2023-05-29 標(biāo)簽:usb計(jì)時(shí)器DUT 6.1k 0
如何驗(yàn)證AMBA系統(tǒng)級(jí)環(huán)境
為了使 SOC 驗(yàn)證工程師能夠創(chuàng)建高度可配置的 AMBA 結(jié)構(gòu),系統(tǒng)環(huán)境應(yīng)提供占位符,用于將 DUT 與任何典型的 AMBA VIP 組件(如 AXI3...
在這篇博客中,我將展示另一個(gè)功能,它使Verdi Protocol Analyzer成為調(diào)試內(nèi)存協(xié)議問(wèn)題和驗(yàn)證正確系統(tǒng)行為的首選工具。此外,該工具還可用...
代碼的書(shū)寫(xiě)順序會(huì)影響代碼的實(shí)現(xiàn)(代碼之間存在依賴(lài)關(guān)系,如代碼B依賴(lài)于代碼A),所以區(qū)分出build_phase、connect_phase等
更規(guī)范地傳遞信息,更方便地引入transaction級(jí)的隨機(jī)激勵(lì)。(一般來(lái)說(shuō),物理協(xié)議中的數(shù)據(jù)交換都是以幀或者包為單位的,而transaction就類(lèi)似...
開(kāi)始使用AXI VIP,對(duì)UVM有一些基本的了解
Synopsys 的 VIP 以 SystemVerilog 包的形式提供。這些包為 VIP 定義唯一的命名空間,但為了使 VIP 更易于使用,可以將 ...
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語(yǔ)言教程專(zhuān)題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無(wú)刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺(jué) | 無(wú)人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹(shù)莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |