完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > pll
文章:565個(gè) 視頻:54個(gè) 瀏覽:137323次 帖子:521個(gè)
【FPGA 開(kāi)發(fā)分享】如何在 Vivado 中使用 PLL IP 核生成多路時(shí)鐘
EsteemPCB Academy 是一個(gè)專注于 FPGA、嵌入式系統(tǒng)與硬件開(kāi)發(fā)的技術(shù)學(xué)習(xí)平臺(tái),致力于通過(guò)通俗易懂的課程內(nèi)容,幫助工程師和學(xué)習(xí)者快速掌握...
2025-09-28 標(biāo)簽:FPGApllFPGA開(kāi)發(fā) 6.3k 0
?CDC2536 鎖相環(huán)時(shí)鐘驅(qū)動(dòng)器技術(shù)文檔總結(jié)?
CDC2536是一款高性能、低偏斜、低抖動(dòng)的時(shí)鐘驅(qū)動(dòng)器。它使用鎖相環(huán) (PLL) 將時(shí)鐘輸出信號(hào)在頻率和相位上精確對(duì)齊到時(shí)鐘輸入 (CLKIN) 信號(hào)。...
?CDC536 3.3V鎖相環(huán)時(shí)鐘驅(qū)動(dòng)器技術(shù)文檔總結(jié)
CDC536 是一款高性能、低偏斜、低抖動(dòng)的時(shí)鐘驅(qū)動(dòng)器。它使用鎖相環(huán) (PLL) 來(lái)精確地 在頻率和相位上,將時(shí)鐘輸出信號(hào)與時(shí)鐘輸入 (CLKIN) 信...
?CDC516 3.3V相位鎖定環(huán)時(shí)鐘驅(qū)動(dòng)器技術(shù)文檔總結(jié)
CDC516 是一款高性能、低偏斜、低抖動(dòng)、鎖相環(huán)時(shí)鐘驅(qū)動(dòng)器。它使用鎖相環(huán) (PLL) 將反饋輸出 (FBOUT) 與時(shí)鐘 (CLK) 輸入信號(hào)在頻率和...
?CDC509 3.3V相位鎖定環(huán)時(shí)鐘驅(qū)動(dòng)器技術(shù)文檔總結(jié)
CDC509 是一款高性能、低偏斜、低抖動(dòng)、鎖相環(huán) (PLL) 時(shí)鐘驅(qū)動(dòng)器。它使用 PLL 在頻率和相位上將反饋 (FBOUT) 輸出精確對(duì)齊到時(shí)鐘 (...
?CDC2516 3.3V相位鎖定環(huán)時(shí)鐘驅(qū)動(dòng)器技術(shù)文檔總結(jié)
該CDC2516是一款高性能、低偏斜、低抖動(dòng)、鎖相環(huán) (PLL) 時(shí)鐘驅(qū)動(dòng)器。它使用 PLL 在頻率和相位上將反饋輸出 (FBOUT) 與時(shí)鐘 (CLK...
?CDCVF2510 3.3V鎖相環(huán)時(shí)鐘驅(qū)動(dòng)器技術(shù)文檔總結(jié)
該CDCVF2510是一款高性能、低偏斜、低抖動(dòng)、鎖相環(huán) (PLL) 時(shí)鐘驅(qū)動(dòng)器。它使用鎖相環(huán) (PLL) 將反饋 (FBOUT) 輸出與時(shí)鐘 (CLK...
?CDCVF2509 3.3V鎖相環(huán)時(shí)鐘驅(qū)動(dòng)器技術(shù)文檔總結(jié)
該CDCVF2509是一款高性能、低偏斜、低抖動(dòng)、鎖相環(huán) (PLL) 時(shí)鐘驅(qū)動(dòng)器。該器件使用 PLL 將反饋 (FBOUT) 輸出與時(shí)鐘 (CLK) 輸...
?CDCVF2505 3.3V PLL時(shí)鐘驅(qū)動(dòng)器技術(shù)文檔總結(jié)
該CDCVF2505是一款高性能、低偏斜、低抖動(dòng)、鎖相環(huán) (PLL) 時(shí)鐘 司機(jī)。該器件使用 PLL 將輸出時(shí)鐘(1Y[0-3] 和 CLKOUT)精確...
2025-09-22 標(biāo)簽:鎖相環(huán)pll時(shí)鐘信號(hào) 574 0
2
0
為什么使用以下命令初始化系統(tǒng)時(shí)鐘源時(shí),HCLK的時(shí)鐘源無(wú)法切換到PLL?
標(biāo)簽:pll時(shí)鐘源系統(tǒng)時(shí)鐘 101 2
2
0
ADS6145只能在接收端通過(guò)PLL進(jìn)行相移才能正確讀到數(shù)據(jù),否則都是亂碼,怎么回事?
標(biāo)簽:pll模數(shù)轉(zhuǎn)換器 249 2
LMX2595 EVM說(shuō)明–具有集成VCO的20GHz寬帶低噪聲PLL立即下載
類別:電子資料 2024-11-26 標(biāo)簽:pll數(shù)據(jù)轉(zhuǎn)換器EVM 555 0
易靈思的FPGA在生成PLL的方式與別的廠家稍有區(qū)別,這與其的core和interface架構(gòu)是相對(duì)應(yīng)的。對(duì)于易靈思的FPGA來(lái)講,PLL,GPIO,M...
2025-06-07 標(biāo)簽:pll 820 0
燦芯半導(dǎo)體推出通用高性能小數(shù)分頻鎖相環(huán)IP
2024年07月09日,一站式定制芯片及IP供應(yīng)商——燦芯半導(dǎo)體(上海)股份有限公司(燦芯股份,688691)宣布成功研發(fā)出一款通用高性能小數(shù)分頻鎖相環(huán)...
2024-07-09 標(biāo)簽:鎖相環(huán)pll燦芯半導(dǎo)體 6.2萬(wàn) 0
? 6月28日,為期三天的2024 MWC上海世界移動(dòng)通信大會(huì)順利落幕,本屆展會(huì)期間共累計(jì)吸引數(shù)萬(wàn)名觀眾齊聚上海,展示移動(dòng)通信領(lǐng)域強(qiáng)大的吸引力和號(hào)召力。...
ADC、PLL、相噪、三階交調(diào)、計(jì)量校準(zhǔn)、自動(dòng)編程等測(cè)試大揭秘
5月8日,中星聯(lián)華技術(shù)支持總監(jiān)蘇水金給帶來(lái)《精密測(cè)試關(guān)鍵技術(shù)大揭秘!》,詳解中星聯(lián)華超低相噪微波信號(hào)源的6大核心特色,助您快速精準(zhǔn)測(cè)試,解決尖端測(cè)試的苛...
低壓差調(diào)節(jié)器(LDO)如何影響PLL相位噪聲?
低壓差調(diào)節(jié)器(LDO)如何影響PLL相位噪聲?? 低壓差調(diào)節(jié)器 (LDO) 在集成電路設(shè)計(jì)中扮演著非常重要的角色。它們的主要功能是將高電壓降至可接受的低...
2024-01-31 標(biāo)簽:pll相位噪聲低壓差調(diào)節(jié)器 1.9k 0
鎖相環(huán)不是能夠完全跟蹤輸入信號(hào)的頻率嗎?為什么還會(huì)有固有頻差?
鎖相環(huán)不是能夠完全跟蹤輸入信號(hào)的頻率嗎?為什么還會(huì)有固有頻差? 鎖相環(huán)(PLL)是一種常見(jiàn)的電路系統(tǒng),用于跟蹤和鎖定輸入信號(hào)的頻率。盡管PLL通常能夠有...
鎖相環(huán)同步帶與捕獲帶有區(qū)別嗎? 鎖相環(huán)(簡(jiǎn)稱PLL)同步帶和捕獲帶是鎖相環(huán)中兩個(gè)重要的工作模式,它們?cè)诠δ芎蛻?yīng)用上存在一些區(qū)別。 1. 定義和原理: -...
大普技術(shù)高精度TCXO助力衛(wèi)星定位導(dǎo)航
隨著5G網(wǎng)絡(luò)的成熟,技術(shù)的不斷演進(jìn),應(yīng)用的層出不窮,幾乎所有應(yīng)用領(lǐng)域都離不開(kāi)位置信息服務(wù),尤其是移動(dòng)終端對(duì)定位精度要求更高
無(wú)雜散、2.1GHz、雙環(huán)路小數(shù)N分頻頻率綜合器MS72300
MS72300 是一款雙環(huán)路、小數(shù) N 分頻頻率綜合器。包含主環(huán)路和副環(huán)路鎖相環(huán)。它提供了極高的頻率分辨率、快的輸出頻率切換速度和低相位噪聲性能。芯片須...
如何評(píng)估分布式PLL系統(tǒng)的相位噪聲?
如何評(píng)估分布式PLL系統(tǒng)的相位噪聲? 要評(píng)估分布式PLL系統(tǒng)的相位噪聲,我們需要先了解什么是PLL系統(tǒng)和相位噪聲。PLL(Phase Locked Lo...
型號(hào) | 描述 | 數(shù)據(jù)手冊(cè) | 參考價(jià)格 |
---|---|---|---|
PLL650-02XI | PLL650-02XI - Low EMI Network LAN Clock - PhaseLink Corporation |
獲取價(jià)格
|
|
PLL650-02XC-R | PLL650-02XC-R - Low EMI Network LAN Clock - PhaseLink Corporation |
獲取價(jià)格
|
|
PLL650-02XC | PLL650-02XC - Low EMI Network LAN Clock - PhaseLink Corporation |
獲取價(jià)格
|
|
PLL650-02 | PLL650-02 - Low EMI Network LAN Clock - PhaseLink Corporation |
獲取價(jià)格
|
|
PLL620-80DI | PLL620-80DI - Low Phase Noise XO (9.5-65MHz Output) - PhaseLink Corporation |
獲取價(jià)格
|
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語(yǔ)言教程專題
電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無(wú)刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺(jué) | 無(wú)人機(jī) | 三菱電機(jī) | ST |
伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
Arduino | BeagleBone | 樹(shù)莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |