完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > xilinx
Xilinx是全球領(lǐng)先的可編程邏輯完整解決方案的供應(yīng)商。Xilinx研發(fā)、制造并銷售范圍廣泛的高級(jí)集成電路、軟件設(shè)計(jì)工具以及作為預(yù)定義系統(tǒng)級(jí)功能的IP(Intellectual Property)核。
文章:1678個(gè) 瀏覽:129224次 帖子:5356個(gè)
XILINX FPGA IP之AXI Traffic Generator
AXI Traffic Generator IP 用于在AXI4和AXI4-Stream互連以及其他AXI4系統(tǒng)外設(shè)上生成特定序列(流量)。它根據(jù)IP的...
FPGA設(shè)計(jì)中為什么自適應(yīng)均衡器是收發(fā)器設(shè)計(jì)關(guān)鍵的兩大原因
在,大家都認(rèn)為串行鏈路的構(gòu)建難度大,尤其是對(duì)10Gb以上的系統(tǒng),您必須解決系統(tǒng)中的插入損耗,反射串?dāng)_以及各種噪聲,賽靈思剛好可以彌補(bǔ)您提到的這些缺陷。
Xilinx FPGA Vivado開(kāi)發(fā)流程介紹
系統(tǒng)性的掌握技術(shù)開(kāi)發(fā)以及相關(guān)要求,對(duì)個(gè)人就業(yè)以及職業(yè)發(fā)展都有著潛在的幫助,希望對(duì)大家有所幫助。本次帶來(lái)Vivado系列,Vivado開(kāi)發(fā)軟件開(kāi)發(fā)設(shè)計(jì)流程...
自適應(yīng)計(jì)算功放的逆模型。這部分是由MicroBlaze處理器完成。屬于DPD軟件部分。
透過(guò)設(shè)計(jì)實(shí)例揭秘FPGA電源的N個(gè)考慮事項(xiàng)
本文分析了針對(duì)FPGA的電源要求,提供了關(guān)于如何將其放在PCB上和放在什么位置的指導(dǎo),并通過(guò)一個(gè)設(shè)計(jì)示例讓讀者熟悉設(shè)計(jì)步驟,設(shè)計(jì)當(dāng)中FPGA所在的系統(tǒng)由...
虹科KPA EtherCAT主站是一款協(xié)議棧產(chǎn)品,能夠使用戶快速利用EtherCAT技術(shù)的所有好處,例如實(shí)時(shí)操作、極短的循環(huán)時(shí)間、以及最低成本的最高性能...
可編程邏輯器件的發(fā)展歷史,CPLD工作原理與簡(jiǎn)介
內(nèi)嵌功能模塊主要指DLL(Delay Locked Loop)、PLL(Phase Locked Loop)、DSP和CPU等軟處理核(Soft Cor...
現(xiàn)代PLD的核電源為內(nèi)部多數(shù)電路供電,所消耗的功率也最高。每一次新工藝的出現(xiàn),都會(huì)產(chǎn)生新的核電源要求。支持PLD輔助電路的核電電源用于配置邏輯電路、時(shí)鐘...
共同愿景就是幫助用戶簡(jiǎn)化設(shè)計(jì),降低開(kāi)發(fā)門檻,讓用戶更多關(guān)注創(chuàng)新本身,甩掉硬件設(shè)計(jì)與調(diào)試的煩惱。威視銳與Xilinx將提供更多面向行業(yè)的解決方案,加快FP...
利用FPGA設(shè)計(jì)工具減少設(shè)計(jì)周期時(shí)間和降低風(fēng)險(xiǎn)
推出的FPGA設(shè)計(jì)工具集搭配Zynq UltraScale+ RFSoC會(huì)提供所有生產(chǎn)用的IP以及一些通用功能的IP庫(kù),用戶在搭建自己設(shè)計(jì)時(shí)可以用到。這...
Vivado環(huán)境下如何在IP Integrator中正確使用HLS IP
介紹如何設(shè)計(jì)HLS IP,并且在IP Integrator中使用它來(lái)作一個(gè)設(shè)計(jì)——這里生成兩個(gè)HLS blocks的IP,并且在一個(gè)FFT(Xilinx...
FPGA配置方式靈活多樣,根據(jù)芯片是否能夠自己主動(dòng)加載配置數(shù)據(jù)分為主模式、從模式以及JTAG模式。典型的主模式都是加載片外非易失( 斷電不丟數(shù)據(jù)) 性存...
賽靈思All Programmable SoC- Zynq 7000系列再度發(fā)力-處理性能
本講座是:賽靈思All Programmable SoC- Zynq 7000系列再度發(fā)力-處理性能。
JESD204B協(xié)議是目前高速AD,DA通用的協(xié)議。對(duì)于基帶使用FPGA用戶來(lái)說(shuō),Xilinx品牌的FPGA使用更為常見(jiàn)。Xilinx提供了JESD20...
Vision Components公司是智能相機(jī)領(lǐng)域的卓越企業(yè)之一。在1995年推出了VC11智能相機(jī),該智能相機(jī)是第一款適用工業(yè)應(yīng)用的智能相機(jī),將全新...
滿足 Xilinx Spartan-6 和 Virtex-6 系列的功耗要求
本視頻解釋了如何滿足 Xilinx Spartan-6 和 Virtex-6 系列的功耗要求,并且介紹了 TI 的 Fusion Digital Pow...
Xilinx DDR3控制器接口帶寬利用率測(cè)試(三)
描述:在此項(xiàng)測(cè)試中,每個(gè)Bank只訪問(wèn)一次,接著依次訪問(wèn)其它Bank。DDR3有限制在一定時(shí)間內(nèi)可以輸入的Bank打開(kāi)指令個(gè)數(shù),即在一定時(shí)間內(nèi)只允許輸入...
ISE設(shè)計(jì)流程簡(jiǎn)介--華清遠(yuǎn)見(jiàn)fpga培訓(xùn)視頻教程
本視頻教程主要主要介紹Xilinx公司開(kāi)發(fā)設(shè)計(jì)流程中的各個(gè)功能模塊,包括ISE中的設(shè)計(jì)輸入,綜合,設(shè)計(jì)實(shí)現(xiàn)及驗(yàn)證等內(nèi)容,此專題將為廣大FPGA工程師深入...
FPGA(現(xiàn)場(chǎng)可編程門陣列)開(kāi)發(fā)通常使用一系列專門的軟件工具,這些工具涵蓋了從設(shè)計(jì)、仿真到編譯和調(diào)試的整個(gè)流程。
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語(yǔ)言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無(wú)刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺(jué) | 無(wú)人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹(shù)莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |